领域专家和硬件工程师使用MATLAB®和仿真软件®开发原型和生产应用程序部署在Xilinx®FPGA和Zynq®SoC设备。
MATLAB仿真软件,您可以:
- 系统级模型硬件架构
- 计划你的FPGA或SoC,无需编写任何代码
- 模拟和调试您的FPGA或使用MATLAB和Simulink SoC产品2022世界杯八强谁会赢？
- 生成生产高密度脂蛋白和FPGA或SoC集成的C代码
“我们有丰富的经验在我们的领域,但缺乏经验与FPGA集成。仿真软件和HDL编码器使我们专注于为我们的产品,而不是设计智能算法如何运行这些算法在特定FPGA。”
鲍里斯•范Amerongen Orolia
建模与仿真
模型基于模型的设计使您能够减少开发时间Xilinx FPGA和Zynq SoC应用在高层建模的硬件实现和模拟系统上下文。同时,可以使量子化定点更高效的资源使用,或者生成synthesizable本机浮点高密度脂蛋白更容易fpga程序。
高密度脂蛋白编码器™生成synthesizable硬件描述语言(VHDL)®或Verilog®直接从HDL-ready仿真软件和MATLAB功能块应用程序等信号处理,无线通信,电机和电源控制,图像/视频处理。
Xilinx DSP系统发电机和Xilinx模型作曲家添加Xilinx-specific块为系统级仿真软件仿真和硬件部署。您可以集成系统发电机阻塞与本地仿真软件对HDL代码生成。
SoC Blockset™允许您分析的硬件软件的交互性能Zynq UltraScale + MPSoC和RFSoC设备,包括使用内存和调度/ OS效果。
混合浮动——和定点操作相同的设计。这个三角操作实现浮点使用标准Xilinx FPGA资源。
探索产品2022世界杯八强谁会赢？
原型的无线应用程序运行在Xilinx Zynq SoC软件定义无线电平台与住在MATLAB和Simulink仿真分析。
在FPGA原型——和Zynq SoC-Based平台
开始成型,可以下载支持包针对预配置Xilinx FPGA, Zynq SoC-based评价平台无线生活软件定义无线电,无刷直流电机控制,视频和图像处理有现场摄像机输入,或深度学习推理处理。HDL编码人员然后将指导您完成的步骤程序FPGA或SoC直接从仿真软件,而无需编写HDL代码。而不是写一个Verilog testbench或者一个硬件描述语言(VHDL) testbench,还可以验证你的HDL代码与MATLAB和Simulink testbenches使用高密度脂蛋白cosimulation。支持模拟器包括ModelSim™和,从西门子EDA™,抑扬顿挫®Xcelium®和Xilinx Vivado®高密度脂蛋白模拟器。
你可以选择从多个技术调试直接从MATLAB和Simulink FPGA原型。你可以插入IP:阿喜寄存器读或写和大信号或图像文件传输MATLAB和板载内存位置;捕获数据从信号内部在MATLAB FPGA进行分析;或者测试你的算法评估组件上运行FPGA-in-the-loop与你的MATLAB和Simulink仿真testbench。
高密度脂蛋白和IP核心代生产一体化
大多数块支持HDL代码生成功能高密度脂蛋白块属性让您指定自定义硬件实现选项如管道插入,资源共享,内存映射。HDL代码生成设置使您能够在全球定制优化,重置风格,时钟使,命名约定等等。一起在仿真软件设计实现架构的能力完全控制速度和面积优化Xilinx FPGA和Zynq SoC设备。
您可以生成可读synthesizable RTL Vivado与non-algorithmic内容集成®。如果你安装高密度脂蛋白编码器为Zynq支持包,然后你就可以生成一个IP核心包装机械手臂的使用各种AXI协议进行通信®处理器和其他设备IP。您可以使用嵌入式编码器®支持包Zynq生成驱动程序和应用软件程序部门应用程序处理器。
报告生成的高密度脂蛋白和IP核心。IP核心代报告显示设计输入和输出的映射AXI寄存器和协议。
探索产品2022世界杯八强谁会赢？
让我们知道我们如何能帮助你
联系我们定制的评估,并获得定价基于您的需要。
部署5 g NR无线通信在fpga上
读白皮书了解完整的工作流。
