领域专家和硬件工程师使用MATLAB®和仿真软件®开发在Intel上部署的原型和生产应用程序®FPGA和SoC设备。
使用MATLAB和Simulink，您可以:
- 在系统级对硬件架构建模
- 编程您的FPGA或SoC，无需编写任何代码
- 使用MATLAB和Simulink产品模拟和调试您的FPGA或SoC2022世界杯八强谁会赢？
- 为FPGA或SoC集成生成生产HDL和C代码
“我们在我们的领域有丰富的经验，但在FPGA集成方面的经验很少。Simulink和HDL Coder使我们能够专注于为我们的产品设计智能算法，而不是如何在特定的FPGA上运行这些算法。”
鲍里斯·范·阿莫龙根，奥罗里亚
建模与仿真
Simulink for Model-Based Design使您能够通过对硬件实现进行高层建模并在系统上下文中进行模拟，从而减少Intel FPGA和SoC应用程序的开发时间。你也可以量子化定点为了更有效地利用资源，或生成可合成的本机浮点HDL更容易fpga程序．
HDL Coder™生成合成的VHDL®或Verilog®直接从HDL-ready Simulink和MATLAB函数块的应用程序，如信号处理，无线通信，电机和电源控制,图像/视频处理．
用于Intel fpga的DSP Builder为Simulink添加特定于intel的块，用于系统级仿真和硬件部署。您可以集成DSP Builder块与本地Simulink块，以生成HDL代码。
SoC Blockset™让您分析硬件-软件交互的性能英特尔SoC设备，包括内存的使用和调度/操作系统效果。
在同一设计中混合使用浮点和定点操作。这个三角运算是使用标准Intel FPGA资源在浮点中实现的。
探索产品2022世界杯八强谁会赢？
基于MATLAB在Intel SoC平台上部署深度学习网络并运行MATLAB应用程序推理的原型。
基于FPGA和soc平台的原型设计
要开始创建原型，可以下载支持包针对预配置的Intel FPGA和基于soc的评估平台。HDL Coder然后指导您通过步骤来编程您的FPGA或SoC直接从Simulink，而不必编写HDL代码。而不是写Verilog testbench或者一个硬件描述语言(VHDL) testbench，您也可以验证您的HDL代码与MATLAB和Simulink测试台使用高密度脂蛋白cosimulation．支持的模拟器包括Siemens EDA和Cadence的ModelSim™和Questa™®Xcelium®．
您可以从多种技术中选择，以调试您的FPGA原型直接从MATLAB和Simulink。插入IP:读或写到AXI寄存器和传输MATLAB和板上存储器位置之间的大信号或图像文件;捕获数据从信号内部到FPGA进行MATLAB分析;或者在运行的评估套件上测试您的算法FPGA-in-the-loop使用MATLAB或Simulink测试台。
探索产品2022世界杯八强谁会赢？
用于生产集成的HDL和IP核生成
大多数块支持HDL代码生成功能高密度脂蛋白块属性使您能够指定自定义硬件实现选项，例如管道插入、资源共享和RAM映射。HDL代码生成设置允许全局自定义优化、重置样式、时钟启用、命名约定等。再加上在Simulink中设计实现架构的能力，您可以完全控制速度和面积优化用于Intel FPGA和SoC设备。
您可以生成可读可合成的RTL，以便与Quartus中的非算法内容集成®．如果您已经安装针对Intel SoC的HDL Coder支持包，您可以生成一个IP核包装器，它与各种AXI协议兼容，用于与Arm通信®处理器和其他设备组件。您可以使用嵌入式Coder™支持包的英特尔SoC生成驱动程序和应用软件，为Arm应用程序处理器编程。
从生成的HDL和IP核报告。IP Core Generation Report显示了设计输入和输出到AXI寄存器和协议的映射。
定义一个自定义参考设计，使用一个占位符，其中包含可以生成HDL的I/O映射。
扩展目标平台支持
如果您需要部署到基于FPGA或soc的平台，而MathWorks提供的支持包中不包含该平台，您可以创建或下载参考设计并将其插入到HDL Coder中。您可以使用SoC Blockset或Quartus Prime开发参考设计。
让我们知道我们能如何帮助你。
联系我们进行定制评估，并根据您的需求获得定价。
您也可以从以下列表中选择网站: