FPGA数据捕获

从现场FPGA捕获信号数据

当设计在FPGA上运行时，使用FPGA数据捕获来观察来自设计的信号。该功能从FPGA捕获信号数据窗口，并将数据返回到MATLAB^®或仿真软件^®．为了捕获信号，HDL Verifier™生成一个IP核，您必须将其集成到您的HDL项目中，并与您的其余设计一起部署到FPGA。HDL Verifier还生成一个工具，系统对象™和Simulink模型，与FPGA通信，并将数据返回给MATLAB或Simulink。

采集FPGA数据:

生成自定义组件和IP核。为生成的IP指定端口名称和大小。这些端口连接到您想要捕获的信号，以及您想要用作触发器来控制何时发生捕获的信号。
将生成的IP集成到FPGA设计中，并将设计部署到FPGA板上。
使用生成的工具、系统对象或Simulink模型来捕获数据以进行分析、验证或显示。您可以配置一个触发器条件来控制捕获发生的时间，配置一个捕获条件来控制捕获哪些数据。

看到数据采集流程．

工具

FPGA数据捕获组件生成器	配置和生成FPGA数据捕获组件
FPGA数据捕获	从现场FPGA捕获数据MATLAB工作空间交互

功能

`hdlverifier。FPGADataReader`	从现场FPGA捕获数据MATLAB工作空间
`generateFPGADataCaptureIP`	打开FPGA数据捕获组件生成器

块

FPGA数据阅读器

从现场FPGA捕获数据动态仿真模块模型

主题

数据采集流程
从FPGA上运行的设计中捕获信号数据的高级步骤。
触发器
使用触发条件捕获FPGA上特定事件周围的数据。
捕获的条件
使用捕获条件来控制从FPGA捕获哪些数据。
数据捕获的设计考虑
FPGA数据捕获的信号、时序和JTAG限制。

特色的例子

使用FPGA数据捕获从Intel FPGA板捕获音频信号

使用FPGA数据捕获与现有的HDL代码读取FPGA内部信号。从实现片上模拟-数字转换器(ADC)采样音频信号的现有FPGA设计开始。ADC IP公开了阿瓦隆®内存映射(MM)从接口用于控制和阿瓦隆流接口用于数据输出。这个FPGA设计已经包含了一个阿瓦隆MM主控来启动ADC。使用FPGA数据捕获功能从Avalon流接口收集ADC输出数据到MATLAB®工作空间。

开放的例子

使用准备捕获信号从英特尔FPGA板流音频信号

在带有现有HDL代码的FPGA数据捕获中使用准备捕获信号来读取FPGA流信号。本示例从一个现有的FPGA设计开始，该设计实现了一个片上模拟-数字转换器(ADC)来采样音频信号。ADC的知识产权(IP)公开了Avalon®内存映射(MM)从接口用于控制和Avalon流接口用于数据输出。现有的示例包含一个简单的阿瓦隆MM主程序来启动ADC。使用FPGA数据捕获从Avalon流接口收集ADC输出数据，并将数据流到MATLAB®工作空间。

开放的例子