从FPGA为旋转ASCII艺术图像建模外部存储器访问。许多应用要求FPGA按照算法的要求随机访问存储器。您将学习如何设计内存地址生成以及其他AXI4主信号，以便使用SoC Blockset读写内存的特定区域。您将在硬件上模拟、实现和验证您的设计。

视频处理应用程序通常存储一帧完整的视频数据来处理该帧并修改下一帧。在这种设计中，视频帧存储在外部存储器中，而FPGA资源用于处理相同的数据。这个例子展示了如何设计一个使用HDMI输入和输出执行直方图均衡的视频应用程序，使用外部内存进行视频帧缓冲。

建模一个在硬件和软件之间划分的算法。硬件IP在FPGA结构中实现，触发在嵌入式处理器中实现的软件任务。在SoC硬件上设计、模拟和实现一个完整的设计。

设计一个应用程序来垂直翻转传入的视频流。

为FPGA实现对比度限制的自适应直方图均衡(CLAHE)算法，包括一个外部存储器接口。

不同的抽象级别可用于SoC架构，以及如何通过选择合适的抽象级别来加快SoC模型的仿真速度。

演示如何分析SoC应用程序的内存带宽。在内存密集型硬件设计中，可能有多个主机访问同一个DDR内存。在这种情况下，分析所有内存主机的动态需求，以指导算法设计和部署的硬件板需求是很重要的。您可以使用内存流量生成器模拟内存流量，分析带宽使用情况并在硬件上进行验证。

利用针对Xilinx®Zynq®UltraScale+™RFSoC ZCU111评估套件的SoC Blockset®实现，设计、模拟和部署一个系统，从外部双数据速率4 (DDR4)存储器中写入和读取捕获的射频样本。在本例中，可以将模数转换器(ADC)捕获的样本写入外部可编程逻辑(PL) DDR4内存，从PL DDR4内存读取样本，并将它们发送到处理器进行显示。在FPGA中使用一个数字控制振荡器(NCO)生成一个音调信号来验证接收路径。