axi4 -流视频接口- MATLAB和Simulink - 卡塔尔世界杯8强比赛直播

AXI4-Stream视频接口

使用SoC Blockset™，您可以在您的模型中实现简化的流像素协议。使用HDL Coder™生成具有AXI4-Stream视频接口的HDL IP核。

可以使用流像素协议进行AXI4-Stream Video接口映射。视频算法对数据进行串行处理，将视频数据生成为像素数据和控制信号的串行流。

为了用AXI4-Stream视频接口生成一个IP核，在你的DUT接口中，实现这些信号:

的像素控制总线是具有以下信号的总线:

的信号hStart而且这个到分别表示活动行的开始和活动行的结束。的信号音速启动而且公开发表表示帧的开始和帧的结束。

你可以选择对背压信号建模，准备好了，并映射到AXI4-Stream Video接口。

这个图是一个2 × 3像素的图像。活动图像区域是周围有虚线的矩形，周围是非活动像素。像素用它们的灰度值标记。

的计时图像素数据而且像素控制总线信号，你在DUT接口建模。

的像素数据信号是通过AXI4-Stream视频接口传输的主要视频信号。当像素数据信号有效，则有效的信号被断言。

的hStart在活动线路的起始处信号变高。的这个到信号在活动线路的末端变高。

的音速启动信号在第二行活动帧的开始变高。的公开发表在第三行活动帧的末端信号变高。

的计时图像素数据,像素控制总线，以及准备好了信号，你在DUT接口建模。

当您将DUT端口映射到AXI4-Stream视频接口时，您可以选择对背压信号建模，准备好了，并映射到AXI4-Stream Video接口。

在从接口中，使用准备好了信号，你可以施加回压。在主界面中，使用准备好了信号，你可以对背压做出反应。

如果你建模准备好了信号在您的AXI4-Stream视频接口，您的主接口必须撤销它有效的信号后一个周期准备好了信号被解除断言。

如果不建模准备好了信号，HDL编码器产生相关的反压逻辑。