主要内容

FPGA单板定制

功能描述

HDL Coder™和HDL Verifier™软件都包括一组预定义的FPGA板，您可以与Turnkey或FPGA在环(FIL)工作流一起使用。您可以在HDL Workflow Advisor或在FIL向导中查看这些支持的板的列表。使用FPGA Board Manager，您可以添加额外的板来使用这些工作流中的任何一个。要添加板，您需要从板规范文档中获得相关信息。

FPGA Board Manager是访问向导和对话框的集线器，这些向导和对话框带您完成创建自定义板配置所需的步骤。您还可以访问以下选项:

  • 导入自定义板

  • 正在复制板定义文件以作进一步修改

  • 验证新单板

定制板管理

您可以通过以下用户界面来管理FPGA定制板:

  • FPGA板管理器:用于添加、导入、删除和以其他方式管理板定义文件的门户。

  • 新的FPGA板向导:此向导指导您使用从单板规范文档中获得的信息创建自定义单板定义文件。

  • FPGA板编辑器:查看或编辑单板信息的用户界面。

首先，回顾FPGA单板要求然后按照中描述的步骤操作创建自定义FPGA板定义．

FPGA单板要求

FPGA器件

选择以下链接之一以查看当前支持的FPGA设备系列列表:

FPGA设计软件

阿尔特拉®第四的®II或Xilinx®ISE是必需的。有关所需的具体软件版本，请参阅HDL Coder或HDL Verifier的产品文档。

下面的MathWorks®工具需要使用FIL或FPGA交钥匙。

工作流 所需的工具
FPGA-in-the-loop

  • 高密度脂蛋白验证器

  • 定点设计师™
FPGA交钥匙

  • 高密度脂蛋白编码器

  • 动态仿真模块®

  • 定点设计师

通用硬件要求

要使用FPGA开发板，请确保您拥有以下FPGA资源:

  • 时钟:需要配置与FPGA相连的外部时钟。时钟可以是差分或单端。可接受的时钟频率范围为5mhz ~ 300mhz。当与FIL一起使用时，对时钟频率有额外的要求(参见fpga in- loop以太网连接要求）.

  • 重置:可选配置FPGA连接外部复位信号。当提供时，该信号的功能作为FPGA设计的全局重置。

  • JTAG下载线: FPGA编程需要连接上位机和FPGA板的JTAG下载线。FPGA必须使用Xilinx iMPACT或Altera Quartus II可编程。

fpga in- loop以太网连接要求

支持的以太网PHY设备。在FPGA板上，以太网MAC在FPGA中实现。FPGA板上需要安装以太网PHY芯片，将物理介质连接到FPGA的MAC层。

请注意

当编程FPGA时，HDL验证器假定只有一条下载电缆连接到主机。假设FPGA编程软件自动识别电缆。如果不是，请使用FPGA编程软件为您的FPGA编写正确的选项。

FIL特性在下列以太网PHY芯片上进行了测试，可能不能与其他以太网PHY设备一起工作。

以太网PHY芯片 测试
迈威尔公司®88年阿拉斯加e1111 适用于GMII、RGMII、SGMII和100 Base-T MII接口
美国国家半导体公司DP83848C 仅适用于100 Base-T MII接口

以太网PHY接口。以太网PHY芯片必须通过以下接口连接到FPGA上:

接口 请注意
千兆媒体独立接口 该接口仅支持1000mbits /s的速率。
简化千兆媒体独立接口(RGMII) 该接口仅支持1000mbits /s的速率。
串行千兆媒体独立接口(SGMII) 该接口仅支持1000mbits /s的速率。
媒体独立接口(MII) 该接口仅支持100mbits /s的速率。

请注意

对于GMII, TXCLK (10/100 Mbits信号的时钟信号)信号是不需要的，因为只支持1000 Mbits/s的速度。

除了标准的GMII/RGMII/SGMII/MII接口信号，fpga在环还需要以太网PHY芯片复位信号(ETH_RESET_n)。此有源低复位信号由FPGA执行PHY硬件复位。它是低活性的。

RGMII的特殊时间考虑。当使用RGMII接口时，FPGA上的MAC假定数据与参考时钟的边缘对齐，按照原始RGMII v1.3标准的规定。在这种情况下，PC板设计为时钟信号提供了额外的跟踪延迟。

RGMII v2.0标准允许发射机集成这种延迟，这样PC板延迟就不需要了。Marvell Alaska 88E1111有内部寄存器，可将内部延迟添加到RX和TX时钟。默认情况下不添加内部延迟，这意味着您必须使用MDIO模块配置Marvell 88E1111来添加内部延迟。有关MDIO模块的更多信息，请参见费尔I / O．

GMII/RGMII/SGMII接口的特殊时钟频率要求。当使用GMII/RGMII/SGMII接口时，FPGA需要一个精确的125 MHz时钟来驱动1000mbits /s通信。该时钟由使用时钟模块或锁相环的用户提供的外部时钟派生而来。

并非所有外部时钟频率都能获得精确的125 MHz时钟频率。可接受的时钟频率因FPGA设备系列而异。时钟频率建议设置为50mhz、100mhz、125 MHz和200mhz。

fpga在环的JTAG连接要求

供应商 所需的硬件 所需的软件
英特尔®

USB Blaster I或USB Blaster II下载电缆

  • USB爆破器I或II驱动程序

  • 对于Windows®操作系统:Quartus Prime可执行目录必须在系统路径上。

  • Linux®操作系统:不支持Quartus II 13.1以下版本。不支持Quartus II 14.1。只支持64位的Quartus。必须打开Quartus库目录LD_LIBRARY_PATH之前从MATLAB®．在打开Quartus库之前添加Linux分发库路径LD_LIBRARY_PATH．例如,/lib/x86_64-linux-gnu: $ QUARTUS_PATH．
赛灵思公司

Digilent®下载电缆

  • 如果您的单板有一个板载Digilent USB- jtag模块，使用USB电缆

  • 如果您的板有一个标准的Xilinx 14针JTAG连接器，使用Digilent的HS2或HS3电缆

  • Windows操作系统:Xilinx Vivado®可执行目录必须在系统路径上。

  • Linux操作系统:Digilent Adept 2。有关安装步骤，请参见安装Digilent Adept 2 Runtime(Xilinx FPGA板HDL验证器支持包)．

FTDI USB-JTAG电缆

  • 支持板载FT4232H、FT232H或FT2232H设备实现USB-to JTAG的单板

安装这些D2XX驱动程序。

  • Windows操作系统:2.12.28(64位)

  • Linux操作系统:1.4.22(64位)

安装指南请参见D2XX司机从FTDI芯片网站。
微芯片 不支持JTAG连接
Baidu
map