支持EDA工具和硬件
Cosimulation需求
要开始,请看建立MATLAB-HDL模拟器连接或在Simulink中启动HDL模拟器进行协同仿真.
节奏Xcelium需求
MATLAB®和仿真软件®支持节奏®使用HDL Verifier™的验证工具。只有64位版本的Xcelium™支持协同模拟。使用这个推荐版本,它已经针对当前版本进行了全面测试:
Xcelium 2021.09
HDL验证器共享库(liblfihdls *所以
,liblfihdlc *所以
)是使用海湾合作委员会
包含在Cadence Xcelium模拟器平台发行版中。如果您正在构建自己的应用程序,请选择与版本相匹配的库版本海湾合作委员会
你正在使用的。有关如何构建和链接您自己的应用程序的更多细节,请参阅HDL模拟器文档。
导师图形,而且ModelSim使用要求
MATLAB和Simulink支持Mentor Graphics®使用HDL Verifier的验证工具。使用以下推荐版本。每个版本都经过了针对当前版本的全面测试:
,®核心/ ' 2021.4
ModelSim®2021.4体育
请注意
HDL Verifier不支持ModelSim的以下版本:
ModelSim我
ModelSim-Intel®FPGA版本
ModelSim-Intel Starter版本
QuestaSim-Intel FPGA版本
QuestaSim-Intel Starter版本
Vivado模拟器的需求
MATLAB和Simulink支持Xilinx®Vivado®验证工具使用HDL Verifier。使用这个推荐版本,它已经针对当前版本进行了全面测试:
Xilinx Vivado 2020.2
FPGA验证需求
赛灵思公司使用要求
MATLAB和Simulink支持Xilinx设计工具使用HDL验证器。使用以下推荐版本的FIL (fpga in- loop)工具:
Xilinx Vivado 2020.2
Xilinx ISE 14.7
请注意
在Spartan中FPGA板需要Xilinx ISE®6, Virtex®-4、Virtex-5和Virtex-6系列。
有关工具设置说明,请参见设置FPGA设计软件工具.
英特尔第四的使用要求
MATLAB和Simulink支持使用HDL验证器的Intel设计工具。使用以下推荐版本的FIL工具:
英特尔第四的®黄金标准20.1.1
Intel Quartus Prime Pro 21.3(支持Intel Arria®10和飓风®仅10 GX)
Intel Quartus II 13.1(仅支持Intel Cyclone III板)
有关工具设置说明,请参见设置FPGA设计软件工具.
微芯片使用要求
支持MATLAB和Simulink微芯片设计工具使用HDL验证器。使用以下推荐版本的FIL工具:
微芯片自由人®SoC v12.0
有关工具设置说明,请参见设置FPGA设计软件工具.
支持FPGA板连接,用于FIL模拟
关于单板支持,请参见支持的FPGA器件用于FPGA校验.
控件可以自定义添加其他板FPGA板经理.看到支持的FPGA设备族单板定制.
JTAG连接
供应商 | 所需的硬件 | 所需的软件 |
---|---|---|
英特尔 | USB Blaster I或USB Blaster II下载电缆 |
|
赛灵思公司 | Digilent®下载电缆
|
|
FTDI USB-JTAG电缆
|
安装这些D2XX驱动程序。
安装指南请参见D2XX司机从FTDI芯片网站。 |
|
微芯片 | 不支持JTAG连接 |
请注意
当通过Digilent JTAG电缆与Simulink或MATLAB模拟您的FPGA设计时,您不能使用任何需要访问JTAG的调试软件;例如,Vivado Logic Analyzer。
以太网连接
所需的硬件 | 支持的接口一个 | 所需的软件 |
---|---|---|
|
|
以太网连接没有软件要求,但要确保主机上的防火墙不阻止UDP通信。 |
一个的用于微芯片FPGA板的HDL验证器支持包只支持SGMII接口。 |
请注意
2019.2以上的Vivado版本支持RMII。
对于2013.4之前的Vivado版本,不支持以太网连接到Virtex-7 VC707。
支持的FPGA器件用于FPGA校验
HDL Verifier支持下表所示的设备上的FIL模拟、FPGA数据捕获和AXI管理器。这些板的板定义文件在下载FPGA板支持包.您可以添加其他FPGA板,用于与FIL、FPGA数据捕获和AXI管理器一起使用的FPGA板定制(FPGA板定制).
设备的家庭 | 董事会 | 以太网 | JTAG | 串行总线 | 评论 | ||||||
---|---|---|---|---|---|---|---|---|---|---|---|
费尔 | FPGA数据捕获 | AXI经理 | 费尔 | FPGA数据捕获 | AXI经理 | 费尔一个 | FPGA数据捕获 | AXI经理 | |||
Xilinx Artix®7 |
Digilent Nexys™4 Artix-7 |
x | x | x | x | ||||||
Digilent艺术委员会 | x | x | x | x | x | x | |||||
Xilinx Kintex®7 |
Kintex-7 KC705 | x | x | x | x | x | x | x | x | ||
Xilinx Kintex UltraScale™ |
KCU105评估套件 |
x | x | x | x | x | x | x | |||
Xilinx Kintex UltraScale +™ |
Kintex UltraScale+ FPGA KCU116评估套件 |
x | x | x | x | x | 有关更多信息,请参见PCI Express AXI Manager(Xilinx FPGA板HDL验证器支持包). | ||||
Xilinx Spartan-6 |
Spartan-6 SP605 | x | |||||||||
Spartan-6 SP601 | x | ||||||||||
XUP Atlys Spartan-6 | x | ||||||||||
Xilinx Spartan-7 |
Digilent艺术S7-25 | x | x | x | |||||||
Xilinx Virtex UltraScale |
Virtex UltraScale FPGA VCU108评估套件 |
x | x | x | x | x | x | x | |||
Xilinx Virtex UltraScale + |
Virtex UltraScale+ FPGA VCU118评估套件 |
x | x | x | x | x | x | x | |||
Xilinx Virtex-7 |
Virtex-7 VC707 | x | x | x | x | x | x | x | x | ||
Virtex-7 VC709 | x | x | x | x | x | ||||||
Xilinx Virtex-6 |
Virtex-6 ML605 | x | |||||||||
Xilinx Virtex-5 |
Virtex ML505 | x | |||||||||
Virtex ML506 | x | ||||||||||
Virtex ML507 | x | ||||||||||
Virtex XUPV5-LX110T | x | ||||||||||
Xilinx Virtex-4 |
Virtex ML401 | x |
请注意 对Virtex-4设备族的支持将在未来的版本中删除。 |
||||||||
Virtex ML402 | x | ||||||||||
Virtex ML403 | x | ||||||||||
Xilinx Zynq |
zynq - 7000 ZC702 |
x | x | x | x | x | |||||
zynq - 7000 ZC706 | x | x | x | x | x | ||||||
ZedBoard™ | x | x | x | x | x | 使用标有“PROG”的USB端口进行编程。 | |||||
ZYBO™Zynq-7000开发板 |
x | x | x | ||||||||
PicoZed™SDR开发工具包 | x | x | x | ||||||||
MiniZed™ | x | x | |||||||||
Xilinx Zynq UltraScale + |
Zynq UltraScale+ MPSoC ZCU102评估试剂盒 |
x | x | x | x | x | |||||
Zynq UltraScale+ MPSoC ZCU104评估试剂盒 |
x | x | x | ||||||||
Zynq UltraScale+ MPSoC ZCU106评估试剂盒 |
x | x | x | ||||||||
Zynq UltraScale+ RFSoC ZCU111评估试剂盒 |
x | x | x | x | x | ||||||
Zynq UltraScale+ RFSoC ZCU216评估试剂盒 |
x | x | x | x | x | ||||||
英特尔Arria二世 |
Arria II GX FPGA开发套件 | x | x | x | x | x | x | ||||
英特尔Arria V |
Arria V SoC开发工具包 | x | x | x | x | ||||||
Arria V入门套件 | x | x | x | x | x | x | |||||
英特尔Arria 10 |
Arria 10 SoC开发工具包 | x | x | x | x | x | 对于以太网连接,请使用Quartus Prime 16.1或更新版本。 |
||||
Arria 10 GX | x | x | x | x | x | x | x | 对于以太网连接,请使用Quartus Prime 16.1或更新版本。 对于PCI Express上的Arria 10 GX,不建议使用Quartus Prime 18.0®. |
|||
英特尔旋风四世 |
Cyclone IV GX FPGA开发套件 | x | x | x | x | x | x | ||||
发展和教育委员会 | x | x | x | x | x | 阿尔特拉的®DE2-115 FPGA开发板有两个以太网接口。FIL仅使用以太网0端口。确保您的主机通过以太网线连接到板上的以太0端口。 | |||||
BeMicro SDK | x | x | x | x | x | ||||||
英特尔第三旋风 |
Cyclone III FPGA入门套件 | x | x | x | x | x | Altera Cyclone III单板支持Quartus II 13.1 请注意 对Cyclone III设备家族的支持将在未来的版本中删除。 |
||||
Cyclone III FPGA开发套件 | x | x | x | x | x | ||||||
Altera Nios II嵌入式评估套件,气旋III版 | x | x | x | x | x | ||||||
英特尔气旋V |
Cyclone V GX FPGA开发工具包 | x | x | x | x | x | x | ||||
Cyclone V SoC开发工具包 | x | x | x | x | |||||||
旋风V GT开发工具包 | x | x | x | x | x | x | x | ||||
Terasic Atlas-SoC Kit / DE0-Nano SoC Kit | x | x | x | x | |||||||
箭头®SoCKit开发工具包 | x | x | x | x | |||||||
Intel Cyclone 10 LP |
Altera Cyclone 10 LP评估试剂盒 |
x | x | x | x | ||||||
英特尔旋风10gx |
Altera Cyclone 10gx FPGA评估套件 |
x | x | x | x | x | 必须与Quartus Prime Pro一起使用。 |
||||
英特尔马克斯®10 |
箭MAX 10 DECA |
x | x | x | x | x | |||||
英特尔Stratix®4 |
Stratix IV GX FPGA开发套件 | x | x | x | x | x | x | ||||
英特尔Stratix V |
DSP开发工具包,Stratix V版 |
x | x | x | x | x | x | x | |||
微芯片SmartFusion®2 |
微芯片SmartFusion2 SoC FPGA高级开发工具包 |
x | 看到安装Microchip SmartFusion2 SoC FPGA高级开发工具包(用于微芯片FPGA板的HDL验证器支持包). | ||||||||
微芯片Polarfire® |
微芯片Polarfire评估工具 |
x | 看到安装微晶片极化火评估试剂盒(用于微芯片FPGA板的HDL验证器支持包). | ||||||||
微芯片RTG4® |
RTG4-DEV-KIT |
x | |||||||||
一个仅支持64位Windows操作系统的FIL over PCI Express连接。 |
限制
对于有多个FPGA设备的FPGA开发板,只有一个这样的设备可以与FIL一起使用。
FPGA板支持包。FPGA单板支持包包含所有支持的单板的定义文件。您可以下载一个或多个特定于供应商的软件包。要使用FIL,请至少下载其中一个包,或自定义您自己的板定义文件。看到创建自定义FPGA板定义.
要查看HDL验证器支持包的列表,请访问HDL验证器支持的硬件.下载FPGA板支持包。
在MATLAB首页选项卡,环境部分中,点击附加组件>获取硬件支持包.
支持的FPGA设备族单板定制
HDL Verifier支持以下FPGA设备家族的板定制;也就是说,当您创建自己的板定义文件时。看到FPGA板定制.不支持PCI Express连接用于板定制。
请注意
的用于微芯片FPGA板的HDL验证器支持包不支持单板定制。
设备的家庭 | 限制 | |
---|---|---|
赛灵思公司 | Artix 7 | |
Kintex 7 | ||
Kintex UltraScale |
||
Kintex UltraScale + |
||
斯巴达人6 | 不支持以太网PHY RGMII。 |
|
斯巴达式的7 | ||
Virtex - 4 |
请注意 对Virtex-4设备族的支持将在未来的版本中删除。 |
|
Virtex 5 | ||
Virtex 6 | ||
Virtex 7 | 只支持以太网PHY SGMII。 |
|
Virtex UltraScale |
||
Virtex UltraScale + |
||
Zynq 7000 | ||
Zynq UltraScale + |
||
英特尔 | Arria二世 | |
Arria V | ||
Arria 10 | ||
气旋三世 |
请注意 对Cyclone III设备家族的支持将在未来的版本中删除。 |
|
旋风四世 | ||
气旋V | ||
飓风十LP | ||
飓风十GX | ||
马克斯10 | ||
Stratix四世 | ||
Stratix V |
UVM和DPI组件生成要求
UVM和DPI组件生成支持相同版本的Cadence Xcelium和Mentor Graphics Questa和ModelSim作为联合仿真。您可以生成用于64位或32位Xcelium的DPI组件。
此外,UVM和DPI组件生成还支持:
Synopsys对此®风投公司®MX vs - 2021.09 - 1
请注意
在Debian上运行ModelSim 10.5b中的DPI组件时®8.3,你可能会遇到库不兼容错误:
**警告:**警告:(vsim-7032) 64位glibc RPM没有出现安装在这台机器上。调用gcc可能失败。**致命:**错误:(vsim-3827) Could not compile 'STUB_SYMS_OF_fooour.so':
设置构建配置来
快速跑
.或者,设置构建配置来
指定
并指定编译器标志o3
.
生成UVM还需要UVM参考实现,可从UVM标准的网站.使用每个支持的模拟器的默认版本测试该特性。
TLM代需求
在当前版本中,TLMG包括对以下内容的支持:
编译器:
Visual Studio®: VS2008、VS2010、VS2012、VS2013、VS2015、VS2017
Windows 7.1 SDK
gcc 6.3
SystemC:
SystemC 2.3.1(含TLM)
您可以在以下网站下载SystemC和TLM库https://accellera.org.有关下载后如何构建这些库的信息,请参考Accellera Systems Initiative网站。
系统C建模库:
SCML 2.4.3
可以从以下网站下载SCMLhttps://www.synopsys.com.
故障排除
路径超出Windows限制。在Windows机器上执行HDL Verifier产品示例时,Windows路径限制为260个字符可能会导致错误。有时情况会被捕获,你可能会收到如下错误:
生成失败,因为生成文件名超过260个字符的Windows限制。从具有较短路径的工作目录构建,以允许使用较短文件名创建构建文件
.
然而,通常情况下,长路径是在执行第三方工具(如Vivado或Quartus)时创建的,而这些工具产生的错误似乎是不相关的。这类错误的一些例子是:
-
错误:[Common 17-680]路径长度超过了Windows: c:\Users\user\OneDrive - MathWorks\Documents\MATLAB\Examples\R2022a\xilinxfpgaboards\ ZynqEthernet\ ethertaximanagerzynq允许的260字节最大值。src \ sources_1 \ bd \ design_1 ip \ design_1_mig_7series_0_0 \ _tmp \ \ / design_1_mig_7series_0_0 / example_design / rtl / traffic_gen / mig_7series_v4_2_axi4_tg。v请考虑使用操作系统subst命令将部分路径映射为虚拟驱动器号,从而缩短路径长度。看到回答记录AR52787为更多的信息。分辨率:在Windows 7或更高版本中,还可以使用mklink命令创建符号链接并缩短路径。
-
警告:[Vivado 12-8222] Failed run(s): 'clk_wiz_0_synth_1', 'simcycle_fifo_synth_1' wait_on_run: Time (s): cpu = 00:00:00;消失= 00:02:16。内存(MB): peak = 1636.988;gain = 0.000 # if {[get_property PROGRESS [get_runs synth_1]] != "100%"} {# error "错误:合成失败"
-
确保正确指定所需的库路径,定义指定的实体,或更改实例化。如果该实体表示Intel FPGA或第三方IP,则为该IP生成合成文件。
当运行示例的根文件夹已经相当长(例如超过100个字符)时,可能会怀疑路径过长。
在检测到的和未检测到的长路径场景中,为了避免错误,使用以下方法之一:
将示例目录映射到一个较短的字母驱动器别名。例如,下面将从路径中删除122个字符,为260个字符的限制提供更多空间。
cmd> subst W: " C:\Users\janedoe\OneDrive - Personal\Documents\MATLAB\Examples\R2021b\hdlverifier\GettingStartedWithSimulinkHDLCosimExample "
打开示例后,将示例目录复制到具有短名称的目录(例如
/ tmp
).
未识别的功能。当你有一个第三方工具的多个版本,但只有一个版本被授权(或当只有一个版本被HDL验证器支持),MATLAB可能出错“识别功能”
当调用该工具时。
为了确保MATLAB打开您的模拟器的授权版本,您必须:
设置正确的许可证变量和许可证文件的路径。
确保
路径
变量指向您的许可可执行版本。