用MATLAB算法生成独立于板的IP核 - 卡塔尔世界杯8强比赛直播

生成独立于板的IP核MATLAB算法

当你打开HDL工作流顾问和运行IP核心代您的Simulink的工作流^®模型，您可以指定一个通用的Xilinx^®平台或通用英特尔^®平台。然后工作流生成一个通用的IP核，您可以将其集成到您所选择的任何目标平台中。对于IP核集成，为您的目标板定义并注册一个自定义参考设计。

如果没有任何AXI4从接口，就无法生成HDL IP核。至少一个DUT端口必须映射到AXI4或AXI4- lite接口。要在没有任何AXI4从接口的情况下生成HDL IP核，可以使用Simulink IP核生成工作流。有关更多信息，请参见从Simulink模型中生成独立于板的HDL IP核．

在同一个IP核中，不能同时映射到AXI4接口和AXI4- lite接口。

端口宽度必须为32位。
端口必须是标量。
最多只能有一个视频输入接口和一个视频输出接口。
中不支持AXI4-Stream Video接口Coprocessing——阻塞处理器/ FPGA同步必须设置为自由奔跑模式。Coprocessing——阻塞不支持Mode。

生成一个与板无关的IP核，用于嵌入式系统集成环境，如Intel Qsys、Xilinx EDK或Xilinx IP Integrator:

创建一个包含您的MATLAB的HDL Coder™项目^®设计和测试台架，或打开一个现有的项目。
在HDL Workflow Advisor中，定义输入类型并执行定点转换。
要了解如何将设计转换为不动点，请参阅基于MATLAB的基本HDL代码生成和FPGA合成．
在HDL工作流顾问中，在选择代码生成目标任务:
- 工作流:选择IP核心代．
- 平台:选择通用Xilinx平台或通用的阿尔特拉平台．
  根据您的选择，代码生成器自动设置合成工具．例如，如果您选择通用Xilinx平台，合成工具自动更改Xilinx Vivado．
- 额外的源文件:如果您正在使用高密度脂蛋白。黑箱系统对象™包括现有的Verilog^®或硬件描述语言(VHDL)^®代码，输入文件名。手动输入每个文件名，用分号(；)，或使用the.．.按钮。
在设置目标接口步骤中，为每个端口选择一个选项目标平台的接口下拉列表。
在HDL代码生成步骤，可选地指定代码生成选项，然后单击运行．
在HDL Workflow Advisor消息窗格中，单击IP核报告链接，查看生成的IP核的详细文档。