可编程逻辑
为SoC应用程序的可编程逻辑(PL)或FPGA组件设计和开发定制硬件
分析仿真软件®的模型socModelAnalyzer
函数来估计模型中使用的资源,比较不同的体系结构,并理解设计权衡。使用socFunctionAnalyzer
函数来分析MATLAB中的资源®函数。
的socModelAnalyzer
而且socFunctionAnalyzer
函数分别创建一个报告,详细说明在Simulink模型或MATLAB函数中的操作数量。
使用报告中的信息:
决定如何将算法划分为软件和硬件。
优化硬件算法。
优化软件算法。
比较一个算法的不同实现,以便对设计选择做出明智的决定。
功能
socModelAnalyzer |
估计操作的数量动态仿真模块模型 |
socFunctionAnalyzer |
估计操作的数量MATLAB函数 |
socAlgorithmAnalyzerReport |
打开算法分析报告 |
socExportReferenceDesign |
导出自定义参考设计HDL工作流顾问 |
工具
逻辑分析仪 | 随着时间的推移,可视化、测量和分析过渡和状态 |
模型设置
主题
- FPGA模型中多ip的考虑
当您的FPGA模型包含多个您想使用HDL Coder™生成HDL的块时,您必须使用连接器模型来连接您的块。
- 使用算法分析器报告
控件生成的报告的详细信息
socModelAnalyzer
或socFunctionAnalyzer
函数。 - 导出自定义参考设计从SoC模型
使用
socExportReferenceDesign
功能从SoC Blockset™模型中导出自定义参考设计。
故障排除
在生成SoC设计使用时不支持的模式SoC建设者.