为虚拟平台开发生成TLM组件

HDL Verifier™允许您创建可以在任何与osci兼容的TLM 2.0环境中执行的SystemC事务级模型(TLM)，包括商业虚拟平台。

当与虚拟平台一起使用时，HDL Verifier连接了两个不同的建模环境:Simulink^®用于高级算法开发和虚拟平台的系统架构建模。Simulink建模通常不需要硬件系统的实现细节，如处理器和操作系统、系统初始化、内存子系统、设备配置和控制，以及用于内部和外部传输数据的特定硬件协议。

虚拟平台是一个关注硬件细节的模拟环境:它拥有映射到硬件设备(如处理器、内存和外设)的组件，以及对它们之间的硬件互连建模的方法。

尽管虚拟平台模型可以满足许多目标，但虚拟平台的理想场景是允许软件开发(包括高级应用程序软件和低级设备驱动程序软件)，方法是为硬件互连提供相当抽象的模型，允许虚拟平台以接近实时的速度运行，如下图所示。

函数模型提供了一种介于抽象速度和实现精度之间的中间点。

典型用户和应用

使用HDL Verifier和Simulink，您可以创建一个符合TLM的SystemC事务级模型(TLM)，它可以在任何与osci兼容的TLM环境中执行，包括商业虚拟平台。

典型的用户和应用包括:

产品特性和平台支持