主要内容

addInternalIOInterface

类:hdlcoder。ReferenceDesign
包:hdlcoder

在生成的IP核和现有IP核之间添加和定义内部IO接口

语法

interface_name addInternalIOInterface (' InterfaceID ',‘InterfaceType’,interface_type, PortName, port_name, PortWidth, port_width, InterfaceConnection, interface_connection)

描述

addInternalIOInterface(“InterfaceID”,interface_name“InterfaceType”,interface_type“PortName”,port_name“PortWidth”,port_width“InterfaceConnection”,interface_connection在生成的IP核和参考设计中的其他IP核之间添加并定义内部IO接口。

在HDL Workflow Advisor中,如果目标是具有内部IO接口的自定义参考设计,则必须将DUT端口映射到内部IO接口。在目标平台接口表中,不能不分配内部IO接口。

输入参数

全部展开

自定义内部IO接口名称,指定为字符向量。在HDL Workflow Advisor中,当您选择自定义参考设计时,此名称将作为一个选项显示在目标平台接口表中。

例子:“MyCustomInternalInterface”

相对于生成的IP核的接口方向,指定为字符向量。

例如,如果该接口是生成的IP核的输入,则设置interface_type“在”

在HDL代码中生成的IP核端口的名称,指定为字符向量。

例子:“MyIPCoreInternalIOInterfacePort”

生成的IP核端口位宽,以整数形式指定。您可以使用DUT端口,其扁平字长大于128位。建模字长大于128位,使用向量数据类型。例如,为a建模512-bit数据端口,使用4个矢量端口128-bit标量端口。

与生成的IP核端口连接的内部IO接口端口,指定为字符向量。内部IO接口端口是参考设计中的现有端口。端口位宽必须匹配port_width

不同的合成工具对内部IO接口端口有不同的格式。

合成工具 格式示例

阿尔特拉®第四的二世

“internal_ip_0。In0”

赛灵思公司®Vivado®

“internal_ip_0 / In0”

Xilinx ISE

“internal_In0”

例子:“internal_ip_0。In0”

例子:“internal_ip_0 / In0”

例子:“internal_In0”

版本历史

在R2015b中引入

Baidu
map