分层设计和同步硬件行为
用状态控制块创建子系统和分层HDL设计
HDL Coder块库包含许多可以添加到Simulink的块®建模环境和开发您的HDL算法。要对大型设计建模，您可以将模型划分为子系统并创建层次设计。对于同步硬件行为和生成硬件友好的HDL代码，请使用国家控制子系统内部的块。
要过滤Simulink Library浏览器以仅显示支持hdl的块，请输入hdllib．中列出的块包括仅在高密度脂蛋白编码器图书馆。块，例如Foreach子系统而且原子子系统，可在动态仿真模块在库浏览器中。
有关支持HDL代码生成的Simulink块的筛选列表，请参见Simulink块列表(HDL代码生成)．
功能
hdllib |
与HDL代码生成兼容的显示块 |
模型检查
模型设置
块
主题
- 状态控制块的同步子系统行为
描述一个状态控制块以及它如何生成更清晰的HDL代码。
- 生成带有总线阵列的子系统的HDL代码
为在设计中使用总线阵列的子系统生成HDL代码。
- 为子系统生成可重用的代码
为相同的子系统或除掩码参数值外相同的子系统生成共享代码。
- 为参考模型生成参数化代码
生成硬件描述语言(VHDL)®
通用的或Verilog®参数用于模型引用中的模型参数。 - 为每个子系统内部的块生成HDL代码
一个示例，展示如何为for Each子系统中的块建模和生成HDL代码。
- 用于HDL代码生成的模型引用
在DUT子系统中引用模型使您能够:
- 为总线信号生成记录类型的VHDL代码
为不同子系统级接口上的总线信号生成具有记录类型的VHDL代码。
特色的例子
您也可以从以下列表中选择一个网站: