SoC Blockset™比例块的Simulink®y herramientas de visualización para modelar，模拟分析架构de硬件和软件para ASIC, FPGA, SoC(片上系统)可编程微控制器/微处理器multinúcleo。
SoC block block permite simar la memoria和conectividad interyexternal, así como la planificación y los efectos del sistema operation, utilizando tráfico de prueba generado o datos de E/S real。Puede explorescon rapidez diversas arquitecturas de sistema，估计la complejidad de la interfaz para la partición硬件/软件，así como评估el rendimiento del软件和la utilización del硬件。
嵌入式编码器与HDL编码器，SoC块集实现与FPGA de Xilinx®e英特尔®， SoC可编程，tales como disposivos MPSoC y RFSoC UltraScale+™de Xilinx, y microcontroladores/microprocesadores multinúcleo, como MCU C2000™de Texas Instruments。
Mas给:
Desarrollo de arquitecturas de SoC, partir de speciaciones
aplicación en System Composer™系统组件功能架构硬件参数SoC(处理器)，lógica可编程(FPGA)和记忆。这是一件很简单的事aplicación我们的海洋是正确的，我们的未来是有用的。Luego, evalúe la implementación para decidir cómo asignar y repartir los components funcionales entre硬件y软件。
赋值组件功能组件架构组件硬件参数系统编写器。
递归para análisis de algoritmos
Simulink仿真模型和MATLAB函数®一般情况下通知恢复人员número操作人员aritméticos必要情况下执行人员implementación。利用esos通知对比较的不同配置的建筑FPGA, ASIC和SOC， realizar权衡de diseño y explorar la partición硬件/软件。
Vea el número估计，有必要的操作和实现功能的提示，MATLAB和模型，Simulink。
Transacciones de记忆
模型内存DDR我的记忆是这样的lógica我的硬件是这样的。配置los controladores de memoria DMA para arbitrar el tráfico de memoria。这是一种永恒的记忆simulación。
Ejecucion de他利亚
Modele la ejecución de tareas del软件integrado“我的世界”“我的剧场”(SO)。小地方sincronización精确的，小地方的小地方，多地方的小地方duración de la ejecución。基于FPGA结构的软件通用模型中断。estadísticas para simular la duración不确定的零件，不确定的零件，不确定的零件，不确定的零件，不确定的零件，硬件。
Visualización多领域的发展，环境的发展duración de la ejecución con图解de sincronización。
种植植物de modelos de SoC
在硬件/软件方面，我们有一个完整的模型，一个完整的模型，一个完整的模型，一个植物的预先定义，一个共同的过程，包括植物的预先定义，一个共同的过程，visión y comunicación。
Creación de modelos para aplicaciones de SoC usando plantillas de modelos predefinidas。
Simulación con datos de E/S注册者
注册数据periféricas de fuentes硬件，故事como señales de RF o datos de HDMI;Luego, reprodúzcalos como fuentes en simulaciones o pruebas de硬件。
Reproducción登记者的姓名simulación。
Análisis de la ejecución de tareas
模拟器的软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统，软件系统。sincronización de la ejecución de tareas, los excesos de velocidad, las caídas, la utilización de núcleos y las多区域的。繁殖的弹射物的区域simulación中间数据sincronización捕获的相似的预先，直接的处置。
通知ejecución de tareas que muestra la sincronización mínima, máxima y típica de las tareas, así como estadísticas de uso del núcleo del procesador。
追忆DDR
anice el ancho de bananda de memoria de los diseños de sistemas。我们看到的结果是simulación我们看到的结果是métricas我们看到的结果是我们看到的结果。
Simulación关于和解的记忆与análisis del rendimiento。
Supervisión回忆的记忆和análisis la的记忆ejecución的记忆
Mida el rendimiento de memoria y la ejecución de tareas en dispositivo SoC;luego，医学的视觉分析和医学的理论，一个模型，一种模式，一种模式，一种要求，一种解释，一种系统。Interactúe en tiempo real con disposivos SoC desde MATLAB o desde el banco de pruebas de Simulink。
Medición de la ejecución de tareas con un analizador de instrumentación de código。
Generación de un proyecto de software integrado
Cuando se emplea con嵌入式编码器®， SoC块集完整的软件集成和模型的一部分，包括平面，软件的区域integración控制和配置。
Generación软件集成的完整实现和模型的一部分。
Generación de diseños de referencia
generere diseños de referencia para lógica可编程。洛杉矶disenos de referencia儿子红configuradas de干扰素有IP con太阳之德控制y拿督,se含量conectar一个内存外y aplicaciones de软件。芯片芯片集成电路芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片芯片。
Generación de diseños de referencia para usar con el IP del算法de HDL generado con HDL Coder。
Implementación en placas COTS y personalizadas
实现硬件/软件的应用程序和硬件附件，包括RFSoC和MPSoC Zynq UltraScale+ de Xilinx, SoC Zynq-7000, FPGA SoC Cyclone和Arria de Intel。实行地方统一específicas中间的拼盘，硬件的拼盘，硬件的拼盘，个人的拼盘。
探索la galería de imágenes (4 imágenes)。
通信inalámbricas y雷达
Evalúe应用程序与通信程序inalámbricas我们的雷达技术在解决问题的过程中所起的作用，所起的作用，所起的作用，所起的作用，所起的作用，所起的作用。使用modelos predefinidos de disposivos MPSoC y RFSoC Zynq UltraScale+ de Xilinx对模拟应用程序硬件/软件;luego, despliéguelas在我们的地方，配置的转换，数据，配置的，配置的RFSoC。
vídeo e imágenes
关于程序的请求vídeo e imágenes con uso ususo de datos requirenen que los diseñadores evalúen los requisto de ancho de de memoria para garantizar que se cumplan los requisto de velocidad y tamaño de fotogramas de la aplicación。利用SoC Blockset模型的记忆DDR外部评估的锚的记忆的记忆的工作dinámica和simulación。Luego, generere la IP de la interfaz AXI4符合一个todos los requisitos mediante HDL Coder™。
Modelado de una aplicación de vídeo con bloques de SoC Blockset。
马达控制系统electrónica潜在的
实现控制系统的电机electrónica有潜力的时间，真正的系统和微控制器multinúcleo有不同的控制系统cálculo。模拟器通信periféricos ADC和PWM/处理器之间的系统。
División de algoritmos entre varios procesadores。
Modelado de perifericos
Realice simulaciones de lazo cerrado que包括el comportamiento de periféricos故事como ADC y PWM。la modelos pueden tener en cuenta la sincronización y la latencia de ADC-PWM。
多处理器的建筑模型
不同的算法，不同的程序，不同的方式diseño海洋模块，y mejorar así el rendimiento。模型ejecución en multiprocesadores y la comunicación de datos entre procesadores。
微控制器和微处理器
Realice el prototipado rápido en placas de hardware generando aplicaciones de software con Embedded Coder。Realice análisis只剩下一个。
Delfino F28379D发射台。
recurso项目del producto:
Siguientes出来
您也可以从以下列表中选择网站: