支持的硬件平台

设计任务

目标探测是雷达系统的重要组成部分。距离和多普勒估计提高了探测能力。在这个例子中，脉冲雷达检测特定范围内运动目标的速度。速度由运动目标引起的多普勒频移得到。脉冲雷达识别给定范围内目标的存在，然后使用多普勒处理来确定该范围内目标的径向速度。你可以在距离-多普勒域上看到一个信号，以识别目标之间的连接。有关更多信息，请参见Range-Doppler响应(相控阵系统工具箱)脉冲雷达系统。若要查看距离-响应图，请参见分阶段。RangeDopplerScope(相控阵系统工具箱)系统对象。

在本例中，设计任务是在Simulink中建模由发射机、接收机和雷达目标模拟器组成的完整距离-多普勒处理系统，并在RFSoC设备上实现该系统。

在距离-多普勒处理中的发射机产生线性调频(LFM)脉冲并通过一个DAC通道传输。目标模拟器接收雷达波形，修改信号以模拟给定范围和速度的一个或多个目标，并重新传输信号。接收机接收目标仿真信号，通过距离和多普勒处理提取目标的距离和速度信息。在本例中，使用匹配滤波器提取范围，使用FFT提取速度。

系统规范

系统规格如下:

脉冲多普勒雷达系统实现框图如下图所示。

使用SoC块集设计

创建SoC模型soc_range_doppler_top将硬件板设置为Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒。该模型包括FPGA模型soc_range_doppler_fpga以及处理器模型soc_range_doppler_proc，这些实例化为模型引用。顶级模型还包括在FPGA和处理器之间共享外部内存的AXI4-Stream to Software块。

open_system (“soc_range_doppler_top”）

close_system (“soc_range_doppler_top”）

射频数据转换器配置

RFSoC设备有一个连接到可编程逻辑的RF数据转换器硬件IP，需要根据应用需求进行配置。SoC Blockset在Simulink中提供了一个射频数据转换器(RFDC)块，它提供了一个到Xilinx射频数据转换器IP的接口。此块使您能够配置Xilinx RF数据转换器IP的ADC和DAC设置，并模拟转换器的可编程逻辑接口。

为了满足200 MHz雷达信号带宽的系统要求，按照以下步骤设计和设置射频数据转换器块配置。

1.根据信号带宽选择抽取因子和ADC采样率。

2.每个时钟选择2个采样，使FPGA时钟速率为125 MHz。FPGA时钟速率的计算方法为Fs／（D每个时钟x个样本)= 2000/(8 x 2) = 125 MHz。

3.选择接收中频为500mhz。

根据这些值配置射频数据转换器块。将DAC和ADC混频器的NCO频率设置为0.5 GHz, ADC和DAC采样率设置为2000 MSPS。的值插补方式(xN)，抽取模式(xN),每个时钟周期的样本参数，使得FPGA算法的有效时钟频率是本例的理想值，即125 MHz。计算此值并在块掩码上显示为流时钟频率(MHz)参数。应用．设置抽取模式(xN)参数8，使抽取后的有效采样率为250 MSPS。要获得125 MHz的时钟频率，在DAC选项卡，设置每个时钟周期的样本参数2．类似地，设置插补方式(xN)参数8和每个时钟周期的样本参数2．这些设置意味着流时钟频率为2000/(8 x 2) = 125 MHz。

ZCU111评估板配备了XM500八通道环回卡。该卡有两个ADC和两个DAC单端通道(ADC224_T0_CH0, ADC224_T0_CH1, DAC229_T1_CH2和DAC229_T1_CH3)，用于支持选定的500mhz中频。设置射频接口参数定制．然后，选择这些特定的渠道:ADC1而且ADC2在ADC选项卡,DAC7而且DAC8在DAC页签，如下图所示。

硬件逻辑设计

FPGA模型soc_range_doppler_fpga包含两个子系统:距离多普勒Tx-Rx而且雷达目标模拟器．的雷达目标模拟器子系统作为一个真正的目标。

open_system (“soc_range_doppler_fpga”）

close_system (“soc_range_doppler_fpga”）

在距离多普勒Tx-Rx子系统中，生成TX信号块生成脉冲LFM信号，并通过发射路径中的DAC7接口传输信号。在接收路径中，ADC接口模块接收样本并进行匹配滤波进行范围处理，然后进行汉明加窗作为多普勒处理的第一步。DMA接口将估计的距离箱发送到处理器，以便通过内存进行剩余的多普勒处理。系统控制器块同步雷达发射和接收过程。

的雷达目标模拟器子系统通过AXI4-Lite寄存器接收来自处理器的模拟器配置。该子系统通过ADC1接口接收发射信号，并根据所设置的配置模拟目标的距离延迟、多普勒频移和自由空间路径损失。该仿真目标数据作为目标的反射信号通过DAC8接口重传。

处理器逻辑设计

软件功能被划分为四个任务，这些任务的特征可以使用Task Manager块进行配置。

1.baseRateTask

2.dataReadTask

3.udpRxTask

4.radarTargetUpdateTask

open_system (“soc_range_doppler_proc”）

close_system (“soc_range_doppler_proc”）

模拟

为了确认基本操作，运行模型，在距离多普勒响应与探测图上观测运动目标的估计距离和速度。距离多普勒响应显示每个距离和速度仓的功率水平。检测图显示了二维恒虚警率(CFAR)检测和基于密度的空间聚类应用的结果，并结合噪声(DBSCAN)聚类对距离-多普勒响应的影响，提取出不同目标及其估计距离和速度。该检测处理在主机上用MATLAB®完成。

在硬件上实现和运行

硬件设置

根据本表和图中的连接，连接XM500 Balun卡上的SMA连接器，完成DAC和ADC通道之间的环回。

要在受支持的SoC板上实现该模型，请使用SoC建设者工具。确保硬件板设置为Xilinx Zynq UltraScale+ RFSoC ZCU111评估试剂盒在片上系统选项卡中的Simulink工具条。

打开SoC建设者,点击配置、构建和部署．后SoC建设者打开工具，按照以下步骤操作。

FPGA合成可能需要30分钟以上才能完成。为了节省时间，您可以按照以下步骤使用提供的预生成的比特流。

拷贝文件(fullfile (matlabshared.supportpkg.getSupportPackageRoot,“工具箱”，“soc”，“supportpackages”，“xilinxsoc”，“xilinxsocexamples”，“比特流”，“soc_range_doppler_top-XilinxZynqUltraScale_RFSoCZCU111EvaluationKit.bit”)，”。/ soc_prj '）;

点击加载和运行加载预生成的比特流，并在SoC板上运行模型。加载完位文件后，打开生成的软件模型。

通过单击以外部模式运行模型监视和调优．模型在硬件上运行后，运行soc_rangedoppler_host_run_CPI脚本。请确保脚本中填写的硬件板IP地址正确。

距离多普勒响应与探测图显示了运动目标的估计距离和速度。

属性中的目标模拟器配置信息，可以尝试不同的范围和速度输入soc_rangedoppler_host_run_CPI脚本。这个例子最多可以模拟四个目标。您还可以尝试通过更新脚本中的目标模拟器配置并重新运行它来配置这四个目标。

结论

该示例展示了如何使用SoC Blockset产品在Xilinx ZCU111评估板上集成脉冲多普勒雷达系统，以及如何在仿真和硬件上验证设计。实现了对运动目标的距离和速度的估计，并通过系统中内置的目标模拟器进行仿真。