用MATLAB和Simulink编程Xilinx Zynq soc
查看时间表和注册课程详细信息
本课程为期四天，主要介绍在Simulink中开发和配置模型®并在Xilinx上部署®Zynq®-7000所有可编程soc。本课程是为Simulink用户设计的，他们打算使用嵌入式编码器生成、验证和部署用于软件/硬件协同设计的嵌入式代码和HDL代码®和HDL Coder™。
主题包括:
- Zynq平台概述和环境设置
- 嵌入式编码器和HDL编码器介绍
- IP核生成和部署
- 使用AXI4接口
- Processor-in-the-loop验证
- 数据接口，实时应用
- 集成设备驱动程序
- 自定义参考设计
4天中的第一天
Zynq平台概述和环境设置
摘要目的:配置Zynq-7000平台和MATLAB环境。
- zynq - 7000概述
- 建立Zynq平台和软件
- 配置MATLAB环境
- 测试与Zynq硬件的连接
嵌入式编码器和HDL编码器介绍
摘要目的:为嵌入式代码生成配置Simulink模型，并有效地解释生成的代码。
- 嵌入式应用程序的架构
- 生成ERT代码
- 代码模块
- 生成代码中的数据结构
- 为HDL代码生成配置一个Simulink模型
- 使用HDL Workflow Advisor
IP核生成和部署
摘要目的:使用HDL Workflow Advisor配置Simulink模型，生成和构建HDL和C代码，并部署到Zynq平台。
- 为可编程逻辑配置子系统
- 配置目标接口和外设
- 生成IP核，集成SDK
- 构建和部署FPGA比特流
- 生成和部署软件接口模型
- 使用外部模式调优参数
第四天的第二天
使用AXI4接口
摘要目的:在处理系统和可编程逻辑之间使用各种AXI接口进行数据通信。
- AXI接口概述
- AXI4-Lite应用程序
- 使用AXI4-Stream
- AXI4性能注意事项
Processor-in-the-Loop验证
摘要目的:使用处理器在循环中验证在Zynq平台上运行的算法，并分析生产算法的执行时间。
- Zynq上的处理器在环(PIL)工作流
- PIL验证与模型参考
- 使用PIL进行代码执行分析
- 公益诉讼方面的考虑
3 / 4天
数据接口与实时应用
摘要目的:使用UDP接口在Simulink和运行在Zynq平台上的实时应用程序之间传输数据。
- 数据接口概述
- 配置数据流的UDP块
- 同步Simulink和Zynq之间的数据
- 与AXI流的数据接口
- 设计分区
- 数据接口注意事项
集成设备驱动程序
摘要目的:开发设备驱动程序接口，用于在处理系统上集成外围设备。
- 用于开发设备驱动程序的工作流
- 使用遗留代码工具
- GPIO接口
- 交叉编译设备驱动程序
4天中的第四天
自定义参考设计
摘要目的:创建和包装可重用的IP Vivado和注册自定义板和参考设计。
- 定制参考设计的动机
- 为Vivado创建可重用的IP
- 参考设计概述
- 定制参考设计
- 注册板和自定义参考设计
您也可以从以下列表中选择一个网站: