HDL验证器™让您测试和验证VHDL®和Verilog®fpga, asic和soc的设计。您可以使用运行在MATLAB中的测试台来验证RTL®或仿真软件®使用与西门子的联合仿真®Questa™或ModelSim™，Cadence®Xcelium®和Xilinx®Vivado®模拟器。您可以在FPGA开发板上重用这些相同的测试工作台，以验证硬件实现。
HDL Verifier为RTL测试平台和完整的通用验证方法(UVM)环境生成SystemVerilog验证模型。这些模型在Questa、Xcelium和Vivado模拟器以及Synopsys中本机运行®风投公司®通过SystemVerilog直接编程接口(DPI)。
HDL验证器提供了在Xilinx、Intel上调试和测试实现的工具®和来自MATLAB的微芯片板。您可以在设计中插入探针并设置触发条件，将内部信号上传到MATLAB中进行可视化和分析。
RTL验证
使用MATLAB和Simulink测试平台通过与高密度脂蛋白模拟器．为单元级或芯片级测试中使用的验证环境生成SystemVerilog测试台库。
FPGA-in-the-Loop
使用MATLAB和Simulink测试平台测试FPGA板上执行的HDL实现。自动将主机计算机连接到Xilinx、Intel、Microchip FPGA板通过以太网、JTAG或PCI Express®．
产品资源:
“Simulink使我们能够将手写生产UVM测试台、测试序列和记分牌的时间减少约50%，使我们有更多的时间专注于突破性创新的应用程序。我们为汽车应用设计的 asic依赖于UVM进行生产验证——MATLAB和Simulink简化了为这些设备开发算法的繁琐任务。”
Khalid Chishti, Allegro MicroSystems
有问题吗?
接下来是什么?
您也可以从以下列表中选择一个网站: