DSP HDL工具箱

DSP HDL工具箱

为fpga、asic和soc设计数字信号处理应用程序

DSP HDL模块

从一系列硬件验证优化库块中选择实现DSP滤波器和硬件上的转换。

高通量算法

通过简单地更改输入数据并行性并指定受支持的体系结构,探索每秒千兆样本(GSPS)速率下的吞吐量选项。

设计权衡探索

探索使用内置块参数进行各种可配置体系结构选择的串行和并行设计折衷方案,例如功率、吞吐量和资源使用情况。

参考应用

在fpga和soc上建模、模拟和部署雷达、无线和其他需要高速处理的实际应用程序。

基于fpga、asic和soc的DSP算法原型设计

使用经过硬件验证的块高密度脂蛋白编码器加速应用程序的开发,以便在任何FPGA平台上进行原型设计。

通过协同仿真验证HDL设计

高密度脂蛋白验证器,验证生成的HDL运行在支持的EDA模拟器或FPGA开发套件上,连接到您的MATLAB或Simulink测试环境。

对DSP HDL工具箱感兴趣?

Baidu
map