Verilog Testbench

传统的Verilog^®testbench代码模块,描述了刺激到一个逻辑设计和检查设计的输出匹配是否规范。许多工程师使用MATLAB^®和动态仿真模块^®为规范模型创建系统testbenches因为软件提供了一个富有成效的和紧凑的符号来描述算法,以及可视化工具用于检查算法的行为。工程师然后开发Verilog testbenches testbenches基于系统。

MATLAB仿真软件用户有几个选项验证是正确的无需手动编码Verilog HDL算法实现testbenches。

验证使用HDL Cosimulation

而不是写一个Verilog testbench,您可以使用MATLAB和Simulink仿真testbench结合一个高密度脂蛋白模拟器测试来验证你的设计(DUT)。高密度脂蛋白校验™自动化这cosimulation的过程。MATLAB和Simulink仿真testbench比较HDL模拟器的输出值与期望值从真理模型和报告“miscompares。”

验证使用FPGA-in-the-Loop测试

您还可以使用一个MATLAB和Simulink仿真testbench DUT,被组织成一个赛灵思公司^®,英特尔^®或微芯片通过FPGA开发板FPGA-in-the-loop模拟。您可以使用高密度脂蛋白与FPGA验证器供应商工具来编译高密度脂蛋白,构建一个程序文件,文件加载到开发板,使MATLAB或仿真软件之间的通信会话和董事会。FPGA-in-the-loop,不需要生成一个Verilog testbench因为MATLAB仿真软件服务于这个目的。

使用SystemVerilog DPI Testbench验证

另一个替代用Verilog testbench HDL模拟器是基于输出代码。SystemVerilog, Verilog用于testbench的延伸发展,支持所有流行的HDL模拟器。SystemVerilog直接编程接口(DPI),你可以将C / c++代码集成模拟器Synopsys对此等^®风投公司^®,节奏Xcelium™,西门子EDA ModelSim^®或者,^®和Xilinx^®Vivado^®模拟器。在结合使用HDL校验MATLAB编码器™或仿真软件编码器™,您可以生成SystemVerilog DPI testbenches验证产品。2022世界杯八强谁会赢？

HDL验证器可以生成SystemVerilog DPI testbenches用两种不同的形式:

• 组件testbench:如果你从一个仿真软件生成C组件子系统作为DPI组件,您可以生成一个SystemVerilog testbench。testbench验证生成的DPI组件对数据向量从仿真软件模型。(见生成SystemVerilog DPI组件。)
• HDL代码testbench:如果你从一个仿真软件子系统生成HDL代码使用HDL编码,你可以生成一个SystemVerilog testbench。这个testbench比较HDL的输出实现对模型的结果模型。(见验证使用SystemVerilog DPI Testbench HDL设计。)

验证生成的用Verilog HDL Testbench

当你使用高密度脂蛋白编码器产生高密度脂蛋白,你可以生成一个Verilog testbench一个子系统。高密度脂蛋白编码器生成一个Verilog testbench通过运行仿真软件模拟捕捉DUT的输入向量和期望输出数据。高密度脂蛋白编码器写DUT刺激从MATLAB和参考数据^®或仿真软件仿真数据文件(.dat)。

在高密度脂蛋白仿真过程中,高密度脂蛋白testbench从.dat文件读取保存的刺激。testbench比较实际的DUT输出预期的输出。