FPGA, ASIC및SoC개발
알고리즘개발부터하드웨어설계및검에이르는워크플로자동화
MATLAB®과仿真软件®를사용하여FPGA、ASIC、SoC기기에배포할프로토타입및프로덕션응용프로그램을개발합니다。MATLAB과Simulink를사용하여다음을수행할수있습니다。
높은추상화수준에서디지털，아날로그，소프트웨어를함께모델링하고시뮬레이션합니다。
자동제시되는안내를통해고정소수점으로변환하거나모든타깃기기에대해네이티브부동소수점연산을생성합니다。
메모리，버스，i / o를모델링하여하드웨어와소프트웨어아키텍처를분석합니다。
디지털로직구현을위해가독성및추적성이좋은최적화된VHDL®또는Verilog®를생성합니다。
임베디드프로세서를타깃으로하기위해프로세서에최적화된c / c++코드를생성합니다。
MATLAB또는仿真软件테스트벤치에연결된FPGA나SoC기기또는HDL시뮬레이터에서실행되는알고리즘을검증합니다。
FPGA, ASIC및SoC개발관련제품
도움말항목
모델링및시뮬레이션
- 使用Simulink模板生成HDL代码(高密度脂蛋白编码器)
使用Simulink模型模板为HDL代码生成创建高效的硬件设计。 - 使用模板创建SoC模型(SoC Blockset)
使用Simulink Project模板创建SoC模型。 - asic, fpga和soc的无线通信设计(高密度脂蛋白编码器)
通过使用无线HDL工具箱™块设计硬件的无线通信算法。 - 实现FPGA的数字下变频(DSP HDL工具箱)
为fpga上的LTE设计一个数字下变频(DDC)。 - 高密度脂蛋白OFDM接收机(无线HDL工具箱)
实现基于ofdm的无线接收机硬件优化。 - 将MATLAB视觉算法转换为面向硬件的Simulink模型(视觉HDL工具箱)
在Simulink中创建一个硬件目标设计，实现与MATLAB参考设计相同的行为。
검증
- 开始使用Simulink HDL Cosimulation(高密度脂蛋白校验)
在Simulink®环境中使用Cosimulation Wizard建立一个HDL Verifier™应用程序。 - FPGA-in-the-Loop模拟(高密度脂蛋白校验)
fpga -in- loop (FIL)仿真提供了使用Simulink或MATLAB软件对任何现有HDL代码在真实硬件中测试设计的能力。 - 数据采集流程(高密度脂蛋白校验)
从FPGA上运行的设计中捕获信号数据。 - 使用基于jtag的AXI Manager访问FPGA内存(Xilinx FPGA板HDL验证器支持包)
使用基于jtag的AXI管理器访问连接到FPGA的内存。 - UVM组件生成概述(高密度脂蛋白校验)
从Simulink模型生成一个通用验证方法(UVM)环境。 - 生成SystemVerilog DPI组件(高密度脂蛋白校验)
从Simulink中生成DPI组件，并探索各种配置参数。
코드생성및배포
- 基本HDL代码生成工作流(高密度脂蛋白编码器)
遵循来自MATLAB和Simulink算法的HDL代码生成和FPGA合成的工作流程。 - 在Zynq工作流中使用axis - stream接口部署模型(高密度脂蛋白编码器)
使用AXI4-Stream接口在Zynq上的处理器和FPGA之间实现高速数据传输®硬件。 - 自定义IP核生成(高密度脂蛋白编码器)
使用HDL Workflow Advisor从模型或算法生成一个自定义IP核。 - 开始使用HDL工作流命令行界面(高密度脂蛋白编码器)
使用HDL工作流顾问从命令行和出口到脚本选择。 - 使用SoC Builder生成设计(用于Xilinx设备的SoC块集支持包)
生成SoC设计并在目标硬件板上运行SoC建设者工具。 - FPGA和SoC设备上的原型深度学习网络(深度学习HDL工具箱)
加速运行在固定比特流上的自定义深度学习网络的原型、部署、设计验证和迭代dlhdl。工作流对象。
추천 예제
您也可以从以下列表中选择网站: