HDL编码是什么?

高密度脂蛋白编码器™使高层设计fpga, soc和asic通过生成synthesizable Verilog^®和硬件描述语言(VHDL)^®从MATLAB代码^®函数,仿真软件^®模型和Stateflow^®图表。您可以使用FPGA编程生成的HDL代码,ASIC原型和生产设计。

HDL编码包含一个工作流顾问,自动化在Xilinx原型生成的代码^®,英特尔^®和微芯片董事会并生成IP核ASIC和FPGA工作流。你可以优化速度和面积,突出关键路径,并生成资源利用合成之前估计。高密度脂蛋白编码器提供了模型之间的可溯性模型和生成的Verilog和VHDL代码,使代码验证高度集成应用程序的坚持做- 254和其他标准。

高密度脂蛋白编码器生成synthesizable Verilog和VHDL代码从你的MATLAB函数,仿真软件模型,Stateflow图表和Simscape模型

你可以设计高级算法在MATLAB和Simulink,对fpga原型,实现生产fpga和asic。

你可以从超过200 MATLAB生成HDL代码功能,300模型块,Stateflow图表,

领域特定应用程序和仿真软件模型。

您可以启用的速度、面积,和I / O优化,如管道、资源共享、frame-to-sample转换,生成多个架构无需更改MATLAB函数或仿真软件模型

探索设计空间通过分析速度和面积权衡,以满足设计约束和识别所需的解决方案。

高密度脂蛋白编码器支持浮点实现和floating-point-to-fixed-point转换。你可以把它们混合设计中基于动态范围的要求。

与FPGA集成供应商工具使您能够自动化开发过程通过FPGA板编程。你也可以生成IP核可以集成到更大的设计利用FPGA和ASIC工作流。

支持高级合成工具如韵律层使您易于创建高度优化的ASIC实现与洞察时机,区域,和权力。

代码生成报告帮助你评估预计使用硬件资源,识别关键路径,并测量延迟。

生成的HDL代码结构良好、评论和可读。

对于更大的可追溯性,您可以从HDL代码导航源,或从模型中导航到相应的代码。