HDL编码器属codice Verilog®e硬件描述语言(VHDL)®可发射的发射程序MATLAB®， modelli Simulink®e digrammi状态流®。Il codice HDL生成器può essere utilzzato per laprogrammazione FPGAo la prototiazione e progettazione ASIC。
HDL编码器fornisce un advisor del flusso di lavoro che automatizza la programmazione di Xilinx®, Microsemi®e FPGA Intel®。E的可行性controlare l 'architettura HDL(49:42)E 'implementazione, evidenzione是percorsi critici E generare stime di utilizzo delle risorse硬件。HDL编码器forniscetracciabilitatril modelello Simulink e il codice generato Verilog e VHDL，同意la验证del codice per applicazioni ad alta integrità符合标准DO-254 e符合标准。
Inizia奥拉:
Progettazione硬件ad alto livello
Progettail totosistema scegliendo tra oltre 300 blocchi Simulink per HDL, funzioni MATLAB e diagrammi statflow。Simula il comportamento硬件del progetto, esplora架构替代genera Verilog o VHDL可编程。
建筑硬件，算法，潮流，冲动
独立于供应商的
RTL sinintezabile da utilization nell ' amia gamma di flussi di lavoro di implementazione e nei dispositivi属FPGA, ASIC和SoC。在生产过程中，代码和原始模型都是相同的。
Generazione di RTL sinintetizzabile供应商独立的效率che può essere distribuito su qualsiasi dispositivo FPGA, ASIC o SoC。
Codice HDL生成大学模型sorgente e ai requisiti。
Sviluppo硬件più veloce
Fai收敛在modo più高效率le progettazioni di系统di alta qualità integrando la progettazione di算法硬件在ununico环境。Scopri来l 'implementazione戴尔'硬件può流感i vincoli dell 'algoritmo fin dalle prime fasi del flusso di lavoro。
协作每个aggiungere i dettagli di implementazione dell 'hardware agli算法fin dall 'inizio del flusso di lavoro。
Progetti ottimizzati
Esplora un 'ampia gamma di architettura software e opzioni di quantizzazione virgola fissa prima dell 'implementazione di un codice RTL。Le ottimizazioni diSintesi AD alto livello这是一个有效的映射，逻辑推理，DSP和RAM。
Esplora在modo rapido un 'ampia gamma di opzioni di implementazione。
Verifica anticipata
模拟la funzionalità数字，模拟软件系统的所有动态和动态积分的模拟和模型的实现。控制套件di测试，misura测试覆盖范围e genera componenti per un jumpstart della verifica del codice RTL。
验证esegui il调试di funzionalità ad alto ververlo genera modelli per la Verifica del codice RTL。
Dispositivi basati su FPGA
属，在maniera效率随气质赛灵思公司，英特尔eMicrosemiFPGA eSoC。地图，在我们的生活中，在我们的生活中，在我们的生活中，在我们的生活中Pacchetti di支持每个硬件根据时间表的流行定义，联合国的计划，我的权利，个人化。
基于FPGA的无线通信调度算法测试。
模拟速度测试
Esegui il瞄准dimoduli I/O FPGA可编程达Speedgoate altri utilzzando HDL Workflow Advisor e simula utilzzando仿真软件实时™。La generazione di codice HDL a处女座的移动母语(9:19)原生提拉齐安AD提升精密度。
利用戴尔'HDL工作流顾问每个人una schea Speedgoat FPGA I/O。
Comunicazioni无线
Progetta algoritmi的一个livello di sistema利用anddo segnali dal vivo o acquisiti, quindi aggiungi dettagli di建筑硬件riutilizza sotttosistemi o blocchi da无线HDL工具箱™。Distribuisci su piattaforme软件定义无线电(SDR)预配置o su硬件目标个性化。
实现di架构硬件每个算法di通信无线。
电机电气控制
并系统控制硬件FPGA, ASIC和SoC mantenendo la precisionevirgola移动(9:19)se necessario。模拟模型，分配系统的基本原理和模型的基本原理以及分配和生产。
virgola mobil的通用HDL da算法di控制电机。
精致的视频和想象
RTL高效达块池sottosistemi属视觉HDL工具箱™Che modellano implementazioni di hardware di streaming di algoritmi di azione Della vision。Migliora gli算法模型latenza di转氮记忆软件SoC Blockset™。
Blocchi per l ' azione di immagini e video ottimizzati per HDL。
modelazione dell 'impianto HIL
在节奏的真真切切的模拟中半实物仿真)Simscape™complessi sui sistemi快速控制原型FPGA。Utilizza ilSimscape HDL工作流顾问每个程序自动camente模块Speedgoat FPGA I/O。
在模拟场景下进行转换，快速山羊FPGA I/O。
Progettazione /硬件
Sviluppa算法，che funzionano在流媒体中的效率。Aggiungi dettagli di architettura hardware con blocchi Simulink per HDL, blocchi MATLAB Function e grafici statflow。
移动的处女座处女座
这是一个处女的秘密，一个精确的数字，一个精确的社会秩序。定点设计师™这是一个过程中发生的事情，这是一个过程中发生的事情处女座的移动母语(9:19)Fornisce precision per un 'ampia gamma di operazioni dinamiche。
自动的，量化的，处女座的，自动的，利用的，处女座的移动的，利用的，组合的，和的。
原tipazione e verifica
一个验证的正弦曲线(左移)每一个消除的初始错误的辅助和对硬件的继承和对系统的继承。Utilizza联合国高密度脂蛋白校验™每esesguire il debug di prototipi FPGA direttamente da MATLAB e Simulink每通用组件每速度验证RTL。
Verifica funzionalità ad alto livello, simula HDL generato su FPGA collegato a Simulink e genera modelli。
自始自终的觉醒:
Novita
您也可以从以下列表中选择一个网站: