基于硬件的无线通信算法原型- MATLAB和Simulink

基于硬件的无线通信算法原型

硬件支持包是连接MATLAB的Add Ons^®和仿真软件^®模拟硬件。添加Ons，例如Xilinx通信工具箱™支持包^®Zynq^®的电台而且SoC Blockset™Xilinx设备支持包使您能够在硬件上设计、原型化和验证设计。有了这些支持包，您可以:

使用基于Xilinx zynq的无线电作为I/O外围设备来传输和接收实时任意波形。
发射和接收射频信号开箱即用，轻松配置射频无线电设置，实现SDR设计在现实条件下的快速测试。
在SoC设备上建模内存接口、ADC和DAC接口以及FPGA和处理器之间的通信。
定制和原型无线通信算法。只针对设备的FPGA结构，或者跨ARM部署分区的硬件-软件协同设计实现^®处理器和FPGA结构的装置。
运行应用程序示例开始。

目标FPGA在你的Zynq板的工作流程使用生成的HDL代码从HDL Coder™和Xilinx Zynq平台的HDL编码器支持包或Xilinx RFSoC设备的HDL编码器支持包．如果您还将ARM处理器作为硬件-软件协同设计的目标，工作流将额外使用仿真软件编码器™,嵌入式编码器^®,Xilinx Zynq平台的嵌入式编码器支持包．

有关如何将无线HDL工具箱™参考应用程序部署到硬件设备的示例，请参见:

如何安装技术支持包

一个支持包是一个允许您使用MathWorks^®具有特定第三方硬件和软件的产品。支持包使用基础产品的license。例如,Xilinx基于zynq的无线电通信工具箱支持包通信工具箱需要许可证。

使用MATLAB安装支持包附加组件菜单。你也可以使用附加组件更新已安装的支持包软件或更新第三方硬件上的固件。

安装支持包，在MATLAB上首页选项卡,环境部分中,点击附加组件>获取硬件支持包．您可以通过选择类别(例如硬件供应商或应用程序区域)或执行关键字搜索来筛选此列表。

搜索附加组件列表Zynq，并找到这些支援套件:

Xilinx基于zynq的无线电通信工具箱支持包
用于Xilinx设备的SoC块集支持包
Xilinx RFSoC设备的HDL编码器支持包
Xilinx Zynq平台的HDL编码器支持包
Xilinx Zynq平台的嵌入式编码器支持包(只适用于软硬件协同设计)

当支持包安装完成后，必须设置主机和无线电硬件。对于Windows^®系统，安装程序提供了引导的设置步骤。Linux^®系统，安装程序链接到手动安装说明。

设计使用要求通信工具箱支持包赛灵思公司Zynq的电台

的Xilinx基于zynq的无线电通信工具箱支持包提供了一个可用于创建集成到无线电硬件的IP核的参考设计。使用HDL工作流顾问指导您使用参考设计生成可共享和可重用的IP核心模块。

为了与参考设计一起工作，您的FPGA目标设计必须使用流数据接口与控制信号，指示每个样本的有效性。无线HDL工具箱块提供了这个接口。使用示例控制总线选择器块将有效的控制信号与总线分离。

要使用支持包部署设计，您的设计必须满足这些先决条件。

每个数据输入或输出必须是16位。适合参考设计的HDL子系统不支持端口上的复杂信号。为了处理复杂的输入和输出，模型在子系统边界分离I和Q端口。
为给定的参考设计建模所有端口，即使这些端口没有被使用。
在Simulink中，输入输出数据和有效信号必须以相同的采样率驱动。因此，子系统的输入和输出时钟率必须相等。
以HDL子系统的最快速率为数据和有效信号计时。
仅针对fpga的目标工作流:
- 不支持双工操作。使用发送或接收操作中的一个，但不要同时使用两个。
对于软硬件协同设计工作流程:
- 支持双工操作。您可以在同一设计中同时使用发射器和接收器模块。
- AXI4-Lite寄存器端口可以以任意速率进行计时。
- 在单通道模式下，只能发送或接收包含偶数样本的数据帧。如果你使用奇数个样本，软件会在每帧的末尾插入一个零样本。

实时设计会遇到比在Simulink中模拟的更大的数据量和更大的状态进展集。确保建模和生成控制逻辑来处理子帧之间的重启。考虑添加额外的子系统端口，以便在将设计部署到板上之后调试这些扩展状态。

设计调试

一旦将设计部署到板上，您对设计中的内部信号的可见性就会大大降低。为了提高可见性，可以在生成IP核之前向子系统添加临时输出端口。可以帮助调试的信号是设计状态、多路选择信号或其他控制参数，以及数据路径中间阶段的数据值。您还可以添加输入端口和mux，以提供外部控制参数的选项，如mux选择信号和增益值。

当您在外部模式下在板上模拟设计时，您可以从Simulink中驱动和查看这些端口。生成的软件模型在板上运行时，为设计的输入和输出端口提供了一个Simulink接口。

一旦您确信您的设计符合预期，您就可以删除这些端口并重新生成IP核。

另一种调试策略是将已知的输入信号存储在FPGA的内存中。这些内存可以成为从Simulink模型生成的HDL代码的一部分。的LTE MIB恢复和基于AD9361/AD9364模拟设备的Cell Scanner(Xilinx zynq无线电通信工具箱支持包)示例显示输入端口externalDataSel它提供了存储数据集和来自无线电的实时数据之间的开关。