行缓冲

存储视频线并返回邻域像素

展开全部页面

库:
视觉HDL工具箱/实用程序

描述

的行缓冲块从流图像数据中选择邻域像素。它处理视频控制信号和边缘填充，并为高速视频设计流水线。块每次输出一列的邻域。若要组成邻域以进行进一步处理，请使用shiftEnable在移位寄存器中存储输出列(包括填充)的信号。当您的设计在同一个邻域上执行多个操作时，此块允许您共享行缓冲区资源。

下面的波形显示行缓冲块返回组成5乘5邻域的5乘1像素列。时间帧显示在输入帧的开始(左上角)。在块存储了两个(地板(M / 2))行，并且正在接收第三行的开始。的shiftEnable信号被断言比输出早两个周期ctrl．有效的信号，它表示前两个(地板(M / 2))列是专用填充像素。同样的,shiftEnable在这条线的末端保持两个额外的循环。

港口

该块使用流像素接口和帧控制信号总线。该接口使块能够独立于图像大小和格式进行操作。的像素此块上的端口支持单像素流或多像素流。单像素流在每个时钟周期接受并返回一个单像素值。多像素流接收并返回向量米每个时钟周期的像素，以支持高帧率或高分辨率格式。的米值对应于像素数参数。帧到像素块。与像素一起，块接受并返回一个pixelcontrol包含五个控制信号的总线。控制信号指示每个像素的有效性及其在帧中的位置。对于多像素流，一组控制信号应用于矢量中的所有像素。若要将帧(像素矩阵)转换为串行像素流和控制信号，请使用帧到像素块。有关接口的完整描述，请参见流媒体像素接口．

输入

全部展开

`像素`-输入像素流
标量|向量

此块支持单像素流或多像素流。对于单像素流，将单个输入像素指定为标量强度值。对于多像素流，指定2个、4个或8个像素强度值的向量。有关如何为多像素流设置模型的详细信息，请参见过滤多像素视频流．

此块不支持多组件流。若要处理多组件流，请为每个组件复制块。的pixelcontrol所有组件的总线都是相同的，因此您可以将单个总线连接到多个复制块。

双而且单数据类型支持模拟，但不支持HDL代码生成。

数据类型:int|使用uint|不动点|布尔|双|单

`ctrl`-与像素流相关的控制信号
`pixelcontrol`公共汽车

的pixelcontrol总线包含五个信号。信号描述像素的有效性和它在帧中的位置。有关更多信息，请参见像素控制总线．

对于多像素流，每个像素值向量都有一组控制信号。因为向量只有1有效的信号时，向量中的像素必须全部有效或全部无效。的hStart而且音速启动信号应用于向量中下标最低的像素。的这个到而且公开发表信号应用于向量中索引最高的像素。

数据类型:公共汽车

输出

全部展开

`像素`-小区列
列向量|矩阵

列的邻域像素值，返回为1 × -H向量,H是垂直邻域维数。当使用多像素流时，块返回米——- - - - - -H矩阵,米输入向量中的像素数。输出像素的数据类型与输入像素的数据类型相同。

若要组成邻域以进行进一步处理，请使用shiftEnable在移位寄存器中存储每个内核区域(包括填充)的输出列的信号。对于多像素流，使用移位寄存器来构造米区域，每个区域W——- - - - - -H像素,W是水平核维数。然后执行内核操作米时间平行。

请注意

小型矩阵支持HDL代码生成，但矩阵操作会影响硬件性能和资源使用。因此，尽量减少您的设计对对象的操作W——- - - - - -H社区直接。你可以:

将过滤器分离为垂直和水平组件。
将邻域像素连接成(W＊H) 1的向量。
使用一个为每一个子系统对每个像素行进行存储和操作。

这些设计建议提供了在每个加法器或乘法器周围添加流水线的机会，以提高合成时钟速度，并使设计适合FPGA上的DSP块。

数据类型:int|使用uint|不动点|布尔|双|单

`ctrl`-伴随输出列的控制信号
`pixelcontrol`公共汽车

输出列附带的控制信号，返回为pixelcontrol总线包含五个信号。这些信号描述了列的中心像素的有效性，以及该像素在帧中的位置。看到像素控制总线．

仅包含填充像素的列不进行断言ctrl．有效的．的shiftEnable对填充列和活动列都断言了信号。

请注意

对于帧的大部分，该块返回随列的底部像素到达的输入控制信号。然而，对于期末考试楼(H/ 2)每帧的行数中，列的底部像素为填充像素，因此块产生输出控制信号。块生成一个连续断言ctrl．有效的每一行中有效像素的信号。

对于多像素流，每个像素值向量都有一组控制信号。因为只有一个有效的信号，向量中的像素要么全部有效，要么全部无效。的hStart而且音速启动信号应用于向量中下标最低的像素。的这个到而且公开发表信号应用于向量中索引最高的像素。

数据类型:公共汽车

`shiftEnable`-邻域列有效信号
标量

邻域列的有效信号，返回为布尔标量。使用此信号控制由输出列组成邻域的移位寄存器。这个信号是真正的(1)对于任何邻域列，表示该列包含有效的图像像素或该列被添加用于边缘填充。

数据类型:布尔

参数

全部展开

`邻域大小`-输出邻域大小
`[3 3]`(默认)|整数维的2元素行向量

要形成的输出邻域的大小，指定为整数维的2元素行向量[HW),H垂直维度是和吗W是水平维度。块返回的列向量H元素。的W尺寸用于确定填充。

`填充方法`-填充输入图像边界的方法
`对称的`(默认)|`常数`|`复制`|`反射`|`没有一个`

选择其中一种方法填充输入图像的边界。有关这些方法的详细信息，请参见边缘填充．

常数-将图像帧外的像素解释为常量值。
复制-重复图像边缘的像素值。
对称的-设置填充像素的值，以镜像图像的边缘。
反射-设置填充像素的值，以反映图像边缘的像素周围。
没有一个-排除填充逻辑。该块不将图像帧外的像素设置为任何特定值。此选项减少了块所使用的硬件资源和帧之间所需的消隐，但会影响帧边缘输出像素的准确性。为了保持像素流计时，输出帧与输入帧的大小相同。但是，要避免使用从未定义的填充值计算的像素，请屏蔽KernelSize/2像素左右的帧边缘进行下游操作。详细信息请参见使用填充增加吞吐量．

`填充的值`-用于填充输入图像边界的值
`0`(默认值)|整数

指定一个整数来填充输入图像的边界。块将该值转换为与输入像素相同的数据类型。

依赖关系

若要启用此参数，请设置填充方法参数常数．

`行缓冲区大小`-行内存缓冲区的大小
`2048`(默认值)|正整数

行内存缓冲区的大小，指定为正整数。选择一个2的幂来容纳水平线上活动像素的数量。如果指定的值不是2的幂，则缓冲区使用2的次幂。

如果指定的值不是2的幂，则块使用2的次幂。

模型的例子

使用行缓冲区构造一个过滤器

使用Line Buffer块从图像中提取邻域以便进一步处理。该模型构造了一个可分离高斯滤波器。

开放模式

过滤多像素视频流

设计在多像素输入视频流上操作的过滤器。使用多像素流处理具有与单像素流接口相同的合成时钟频率的高分辨率或高帧率视频。多像素流还提高了模拟速度和吞吐量，因为处理每一帧所需的迭代更少，同时保持流接口的硬件优势。

开放模式

使用填充增加吞吐量

减少延迟和节省硬件资源，不增加填充像素在每帧的边缘。

打开脚本

提示

当你在启用子系统(模型)，所述使能信号模式必须保持所述像素流的时序，包括最小消隐间隔。如果启用模式破坏了像素流的计时，您可能会看到部分输出帧、损坏的像素流控制信号或Simulink之间的不匹配^®和HDL仿真结果。当使能值较低时，您可能需要延长消隐间隔以适应周期。有关更多信息，请参见配置冲裁间隔．

算法

全部展开

块存储H- 1行有效像素，由邻域大小指定。它在帧的边缘添加填充位。块一旦可以形成一个完整的邻域列，就返回第一个输出列，这发生在输入行的开始楼(H/ 2)．

性能

这些资源和性能数据是生成的针对Xilinx的HDL的综合结果^®Zynq^®-7000 zc706 fpga。合成结果由Xilinx Vivado生成^®2017.4.的行缓冲块配置了对称填充和行缓冲区大小为2048．该表显示了奇数和偶数邻域大小。

	5-by-5内核	6-by-6内核
时钟频率	300mhz, 0.5松弛	300mhz, 0.31松弛
附近地区	647	790
片寄存器	1452	1844
布拉姆	4	5

延迟

请注意

当使用边缘填充时，使用大于两倍内核宽度的水平消隐间隔。这个间隔让块在开始处理下一行之前完成一行的处理，包括在行中的活动像素之前和之后添加填充像素。标准的流媒体视频格式使用的水平落料间隔约为帧宽的25%。这个间隔比应用到每一帧的过滤器要大得多。禁用边缘填充时，水平消隐间隔必须至少为12个周期，并且与内核大小无关。如果您正在使用自定义视频格式，请使用帧到像素块的参数。水平落料间隔为每行像素总数- - - - - -每行活动像素或者,同样,门廊+后门廊．有关更多信息，请参见配置冲裁间隔．

扩展功能

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。

此块支持C/ c++代码生成，用于Simulink加速器和快速加速器模式，以及用于DPI组件生成。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

HDL Coder™提供了影响HDL实现和合成逻辑的额外配置选项。

高密度脂蛋白架构

这个块有一个默认的HDL架构。

HDL块属性

ConstrainedOutputPipeline	通过在设计中移动现有延迟来放置在输出端的寄存器数量。分布式管道不会重新分发这些寄存器。默认为`0`．详情请参见ConstrainedOutputPipeline(高密度脂蛋白编码器)．
InputPipeline	要在生成的代码中插入的输入管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见InputPipeline(高密度脂蛋白编码器)．
OutputPipeline	要在生成的代码中插入的输出管道阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认为`0`．详情请参见OutputPipeline(高密度脂蛋白编码器)．

版本历史

在R2017b中引入

全部展开

R2022a:每时钟两个像素的流媒体

块现在支持多像素流，每个时钟周期有2个像素。

R2021b:反射填充

通过反射边缘像素值来填充帧的边缘。这种填充方法有助于减少边缘对比效应，并可以在保持原始帧大小的同时提高机器学习的结果。

R2020a:选项省略填充

您现在可以配置块不添加填充周围的活动帧的边界。此选项减少了块所使用的硬件资源和帧之间所需的消隐，但会影响帧边缘输出像素的准确性。要使用此选项，请设置填充方法参数没有一个．有关示例，请参见使用填充增加吞吐量．

R2019b:Multipixel流

行缓冲块现在支持多像素流。HDL实现为每个像素并行复制算法。

对于多像素流，块接受4或8像素的输入向量并返回KernelHeight——- - - - - -NumberOfPixels矩阵。的ctrl端口保持标量，控制信号在pixelcontrol总线应用于向量中的所有像素。

R2018b:改进的行缓冲器

行缓冲区现在处理突发数据，即像素行内不连续的有效信号。由于改进了填充逻辑和对偶数行内核大小的本机支持，这种实现使用更少的硬件资源。此更改将影响行缓冲块和使用内部行缓冲区的块。

对于某些配置，行缓冲区的延迟现在减少了几个周期。您可能需要重新平衡模型中的并行路径延迟。最佳实践是通过使用像素流控制信号来同步模型中的并行路径，而不是通过插入特定数量的延迟。

行缓冲

描述

港口

输入

像素-输入像素流标量|向量

ctrl-与像素流相关的控制信号pixelcontrol公共汽车

输出

像素-小区列列向量|矩阵

ctrl-伴随输出列的控制信号pixelcontrol公共汽车

shiftEnable-邻域列有效信号标量

参数

邻域大小-输出邻域大小[3 3](默认)|整数维的2元素行向量

填充方法-填充输入图像边界的方法对称的(默认)|常数|复制|反射|没有一个

填充的值-用于填充输入图像边界的值0(默认值)|整数

依赖关系

行缓冲区大小-行内存缓冲区的大小2048(默认值)|正整数

模型的例子

使用行缓冲区构造一个过滤器

过滤多像素视频流

使用填充增加吞吐量

提示

算法

性能

延迟

扩展功能

C/ c++代码生成使用Simulink®Coder™生成C和c++代码。

HDL代码生成使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

R2022a:每时钟两个像素的流媒体

R2021b:反射填充

R2020a:选项省略填充

R2019b:Multipixel流

R2018b:改进的行缓冲器

另请参阅

块

对象

`像素`-输入像素流
标量|向量

`ctrl`-与像素流相关的控制信号
`pixelcontrol`公共汽车

`像素`-小区列
列向量|矩阵

`ctrl`-伴随输出列的控制信号
`pixelcontrol`公共汽车

`shiftEnable`-邻域列有效信号
标量

`邻域大小`-输出邻域大小
`[3 3]`(默认)|整数维的2元素行向量

`填充方法`-填充输入图像边界的方法
`对称的`(默认)|`常数`|`复制`|`反射`|`没有一个`

`填充的值`-用于填充输入图像边界的值
`0`(默认值)|整数

`行缓冲区大小`-行内存缓冲区的大小
`2048`(默认值)|正整数

C/ c++代码生成
使用Simulink®Coder™生成C和c++代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。