视觉HDL工具箱

为fpga和asic设计图像处理、视频和计算机视觉系统

Vision HDL Toolbox™为fpga和asic上的视觉系统的设计和实现提供了像素流算法。它提供了一个支持多种接口类型、帧大小和帧速率的设计框架。工具箱中的图像处理、视频和计算机视觉算法使用适合于HDL实现的体系结构。

工具箱算法设计用于在VHDL中生成可读、可合成的代码^®和Verilog^®(高密度脂蛋白编码器™)。生成的HDL代码经过fpga验证，可用于高达8k分辨率的帧大小和高帧率(HFR)视频。

工具箱功能可通过MATLAB获得^®函数，系统对象和Simulink^®块。

开始

学习视觉HDL工具箱的基础知识

在基于帧的视频和像素流之间转换

为流媒体视频处理选择块或系统对象

使用HDL Coder生成HDL代码，使用HDL Verifier™进行验证，使用硬件支持包进行原型

支持第三方硬件，如Xilinx^®Zynq^®与FMC HDMI摄像头