SerDes系统中的时钟和数据恢复
高速模拟SerDes系统使用时钟和数据恢复(CDR)电路提取适当的时间,以正确采样传入波形。CDR电路产生一个时钟信号,该信号与所传输信号的相位和某种程度上的频率一致。相位跟踪(一阶CDR)通常通过使用一个驱动压控振荡器(VCO)的非线性bang-bang或Alexander鉴相器来完成。频率跟踪(二阶CDR)集成了任何剩余的相位误差,并补偿了发射机参考时钟和接收机参考时钟之间的总差异。并行转换器。CDR
而且并行转换器。DFECDR
使用一阶CDR算法。
相位侦测器
Alexander或bang-bang相位检测器在每个符号的边缘和中间采样接收到的波形。边样本(en)和数据样本(dn-1和dn)用一些数字逻辑进行处理,以确定边缘样本,从而确定时钟相位,是早还是晚。边样本en,数据样本dn,中间用一个符号时间的一半隔开。
考虑发生了数据转换的波形,en和dn均低于决定阈值电压。从e解析的二进制值n和dn匹配,表示时钟相位晚。
类似地,当二进制值从en和dn-1匹配时,时钟相位早。
用±1表示采样器的二进制输出,NRZ或PAM4调制的鉴相器的行为总结如下:
dn-1 | en | dn | 行动 |
---|---|---|---|
−1 | −1 | 1 | 时钟相位早。向右移相位。 |
1 | 1 | −1 | |
−1 | 1 | 1 | 时钟相位晚。把相位移到左边。 |
1 | −1 | −1 | |
−1 | X | −1 | 不需要采取任何行动。 |
1 | X | 1 |
对于PAM3调制,符号级别为−0.5,0和0.5。默认阈值级别(th)±0.25。修改后的真值表变成:
dn-1 | en | dn | 行动 |
---|---|---|---|
−0.5 | en>−th | 0 | 晚些时候 |
−0.5 | en<−th | 0 | 早期 |
−0.5 | en> 0 | 0.5 | 晚些时候 |
−0.5 | en< 0 | 0.5 | 早期 |
0 | en>th | 0.5 | 晚些时候 |
0 | en<th | 0.5 | 早期 |
0 | en>−th | −0.5 | 早期 |
0 | en<−th | −0.5 | 晚些时候 |
0.5 | en>th | 0 | 早期 |
0.5 | en<th | 0 | 晚些时候 |
0.5 | en> 0 | −0.5 | 早期 |
0.5 | en< 0 | −0.5 | 晚些时候 |
直接从鉴相器输出驱动VCO会导致过多的时钟抖动。为了消除抖动,相位检测器的输出通过累积在一个投票低通滤波。当累计投票数超过特定的计数阈值时,VCO的阶段将增加或减少。
恢复时钟信号
从一个重复伪随机二进制序列(PRBS9)不归零(NRZ)信号中恢复时钟信号。考虑信道有4db损耗,相位步长为 ,投票计数阈值为8,并且没有相位或参考偏移。
基线行为显示与眼图和结果时钟概率分布函数(PDF)。PDF非常接近眼睛的中心。时钟相位固定在符号时间0.5703和符号时间0.5781之间。这两个值之间的抖动是非线性bang-bang鉴相器的结果,也是CDR搜索抖动的来源。为了减小抖动的量级,减小相位步长。为了减少犹豫的时间,降低投票计数阈值。
相位检测器的输出在早/晚投票计数中累积。当计数超过投票计数阈值时,阶段将增加或减少。为了加速CDR收敛,计数阈值从2开始,每次投票的规模超过阈值,阈值就增加,直到达到最大计数。该图显示了早期/后期计数(蓝色)和阈值(虚线红色)的前350个符号。在CDR块内部,投票被增加或减少,根据阈值检查,然后在必要时重置。下图所示的外部投票值没有触及阈值,但当投票重置为0时很明显。
要显示时钟收敛到不同的相位,请将通道损耗更改为2 dB。时钟相位现在适应于大约0.35符号时间。
将投票计数阈值提高到16会导致更大的犹豫期。
增加相位步长到 增加抖动幅度。
当均衡眼不显示左右对称时,手动移动数据采样器位置可以使眼睛高度最大化。例如,将时钟相位右移 将输出时钟相位从0.57符号时间移到0.7符号时间的符号时间的。
您还可以注入少量的参考时钟频率偏移损害,以实现更现实的CDR。
参考文献
[1] J. L.桑塔格和J.斯通尼克。多千兆二进制链路的数字时钟和数据恢复体系结构。固态电路学报, 2006年。
[2]哈,B。“设计高速时钟和数据恢复电路的挑战。”IEEE通讯杂志, 2002年。