主要内容

锁相环

设计和模拟锁相环(PLL)系统

设计一个锁相环系统从基本的基础块或从一个参考体系结构家族开始。模拟和分析锁相环系统,以验证关键性能指标,直到满足系统规格。

您可以从提供每个基础块的规范和缺陷开始,并将这些块连接到建模不同的PLL体系结构模型(自底向上的方法)。或者,您可以从典型PLL体系结构的完整系统级模型开始,并定制那些模型以满足您的系统规范(自顶向下的方法)。

使用测量和Testbenches在整个设计过程中验证规格块和整个系统存在的缺陷。

全部展开

电荷泵 输出与两个输入端口占空比之差成正比的电流
循环过滤 模型二阶、三阶或四阶无源环路滤波器
PFD 比较两个信号之间的相位和频率的相位/频率检测器
VCO 模型压控振荡器
环形振荡器VCO 环形振荡器VCO模型
单一模量预定标器 整型时钟分频器,用于对输入信号的频率进行分频
双模量预定标器 具有两个分压器比的整数时钟分压器
带累加器的分数时钟分配器 将输入信号的频率除以小数的时钟分频器
带DSM的分数时钟分配器 基于Delta Sigma调制器的分数时钟分压器
带蓄能器的分数N锁相环 基于累加器的分数阶N锁相环结构的频率合成器
带δ σ调制器的分数阶N锁相环 基于δ σ调制器的分数N锁相环结构的频率合成器
整数N锁相环和双模预尺度器 基于双模预分频器的整数N锁相环频率合成器
整数N锁相环,具有单模预尺度器 基于单模预分频器的整数N锁相环频率合成器

主题

Baidu
map