主要内容

指定双向端口

可以指定双向端口子系统块与黑箱实现。在生成的代码中，双向端口具有Verilog®或硬件描述语言(VHDL)®inout关键字。

在FPGA Turnkey工作流程中，您可以使用双向端口连接到外部RAM。

需求

  • 双向端口必须是黑匣子子系统端口。

  • 双向端口和相应的顶级DUT子系统端口之间必须没有逻辑。否则，生成的代码将无法编译。

如何指定双向端口

使用UI指定一个双向端口。

  1. 在黑盒子里子系统,右键单击轮廓尺寸或外港块，它表示双向端口。选择HDL代码>高密度脂蛋白块属性．

  2. 为BidirectionalPort中,选择在．

若要在命令行中指定双向端口，请设置BidirectionalPort财产“上”使用hdlset_param或makehdl．

例如，假设你有一个模型，my_model，它包含一个DUT子系统，dut_subsys， DUT子系统包含一个黑匣子子系统，blackbox_subsys．如果blackbox_subsys有一个轮廓尺寸，input_A,指定input_A双向输入:

hdlset_param(“mymodel / dut_subsys blackbox_subsys / input_A’,‘BidirectionalPort’,‘上’);

限制

  • 在FPGA交钥匙工作流中，在目标平台接口表，必须将双向端口映射到其中一个指定FPGA引脚{' LSB '，…，' MSB '}或者另一个接口，其中接口位宽完全匹配您的双向端口位宽。

    例如，可以将32位的双向端口映射到扩展头J6引脚2-64[0:31]接口。

  • 如果DUT子系统中存在双向端口，则无法生成Verilog测试台。

  • HDL Coder™不支持用于掩码子系统的双向端口黑箱随着高密度脂蛋白架构．

  • 动态仿真模块®不支持双向端口，因此无法在Simulink中模拟双向行为。

相关的话题

Baidu
map