主要内容

使用HDL工作流顾问生成测试平台并启用代码覆盖

HDL工作流顾问指导您完成为Simulink生成HDL代码的各个阶段®子系统和FPGA的设计过程，如:

  • 检查模型的HDL代码生成兼容性，并自动修复不兼容的设置。

  • 生成HDL代码，一个测试平台，以及构建和运行代码和测试平台的脚本。

  • 生成协同仿真或SystemVerilog DPI测试台和代码覆盖(需要HDL验证器™)。

  • 通过与第三方合成工具的集成进行合成和时序分析。

  • 利用综合过程中获得的关键路径信息和其他信息对模型进行反标注。

  • 为选定的FPGA开发目标设备完成自动化工作流程，包括FPGA在环仿真(需要HDL验证器)，以及仿真软件实时™FPGA I/O工作流。

中没有HDL工作流顾问仿真软件在线™．

使用HDL Workflow Advisor选择从Simulink模型生成HDL代码的测试台和代码覆盖选项:

  1. 执行设置步骤基于Simulink模型的HDL代码生成和FPGA合成．

  2. 在HDL Workflow Advisor的步骤3.1.4中，设置测试台选项中选择测试台架和代码覆盖选项测试台生成输出部分。编码器为您的测试平台生成构建并运行脚本仿真工具你指定。如果选择多个测试台选项，编码器将为所选的每种类型的测试台生成一个测试台和脚本。如果您选择HDL代码覆盖率，测试台架脚本将为您生成的HDL代码打开代码覆盖率。有关不同类型测试台架的详细信息，请参见为生成的HDL代码选择一个测试平台．选择测试工作台选项后，单击应用．

  3. 在步骤3.2中生成RTL代码和测试平台中,选择生成测试台．点击应用，然后按运行此任务．编码器为子系统生成HDL代码，以及在步骤3.1.3中选择的测试工作台和脚本。

    • 如果你选择了Cosimulation模型，则步骤3.3，用HDL Cosimulation验证，出现在HDL工作流顾问。该步骤自动运行生成的联合仿真模型。该模型将HDL代码在HDL模拟器中运行的结果与Simulink子系统的输出进行比较。

    • 如果你选择了HDL测试台，编码器生成一个编译脚本，subsystemname_tb_compile，和运行脚本，subsystemname_tb_sim．脚本文件扩展名取决于所选的模拟器。例如，在Mentor Graphics的命令行中®ModelSim®模拟器，更改为hdl_prj hdlsrc /modelname文件夹并运行这些命令:

      做symmetric_fir_compile。执行symmetric_fir_tb_compile。做symmetric_fir_tb_sim.do

    • 如果你选择了SystemVerilog DPI测试台，编码器生成一个脚本文件，subsystemname_dpi_tb，它编译HDL代码并运行测试台模拟。脚本文件扩展名取决于所选的模拟器。例如，在Mentor Graphics ModelSim模拟器的命令行中，将hdl_prj hdlsrc /modelname然后执行以下命令:

      做symmetric_fir_dpi_tb.do

    • 如果你选择了HDL代码覆盖率，来自运行任何测试台架的代码覆盖率报告，包括联合仿真模型，都保存在hdl_prj \ hdlsrc \modelname\ covhtmlreport．

相关的话题

Baidu
map