在处理子系统(PS)或编程逻辑(PL)内存之间进行选择。

设置此参数以生成相应的接口，并指定有多少个master连接到内存。

设置内存互连块的仲裁策略。当多个master请求访问内存时，策略由该参数的值决定。

选择此参数以使用与配置参数中设置的相同的模型范围设置。清除此参数可自定义此内存控制器的设置。在使用自定义设置时，仍然根据特定于硬件的约束检查值。有关更多信息，请参见FPGA设计(mem控制器)。

该参数为只读。

此值显示内存控制器和外部内存之间的计算带宽。计算方法为频率(MHz)乘以数据宽度(位)。

用于驱动与外部存储器交互的总线的时钟速率。控制器频率决定必须在模型中的所有主控制器之间共享的外部存储器的总体系统带宽。

依赖关系

若要启用此参数，请清除使用硬件板设置参数。

设置内存控制器和内存互连之间的数据路径的宽度(以位为单位)。

依赖关系

若要启用此参数，请清除使用硬件板设置参数。

用降额百分比值指定内存事务效率低下的模型。对于每100个时钟，内存事务执行将暂停，因为时钟的数量等于带宽降额。要设置此参数，需要测量单板上的最大带宽，并在此参数中反映从单板上降额的带宽。参见使用流量发生器分析内存带宽。

依赖关系

若要启用此参数，请清除使用硬件板设置参数。

指定读或写请求和传输开始之间的延迟(以时钟周期为单位)。在两者中指定非负整数值写和读盒子。

这个延迟是向内存控制器发出请求到它返回响应之间的时钟周期数。它反映在逻辑分析仪波形的时间，内存控制器状态保持为BurstAccepted。有关在模拟中查看波形的详细信息，请参见缓冲和突发波形。

要设置这个值，请测量突发请求和板子上开始传输之间的时钟周期。有关从硬件执行中提取此信息的说明，请参见配置和查询AXI Interconnect Monitor。

依赖关系

若要启用此参数，请清除使用硬件板设置参数。

指定内存传输结束和事务结束之间的时钟周期延迟。在两者中指定非负整数值写和读盒子。

要设置这个值，请测量从突发结束到交易完成之间的时钟周期。有关从硬件执行中提取此信息的说明，请参见配置和查询AXI Interconnect Monitor。

依赖关系

若要启用此参数，请清除使用硬件板设置参数。