HDL Coder™ermöglicht高级设计für fpga, soc和asic, indem er portable, synthetic erbaren Verilog®- und VHDL®-代码aus MATLAB®-Funktionen,仿真软件®-Modellen和Stateflow®-Diagrammen erzeugt。Sie können den generierten HDL-Code für die FPGA-Programmierung, das asic原型和das producktionsdesign verwenden。
HDL编码器enthält einen工作流顾问，der das Prototyping von generiertem Code auf Xilinx®,英特尔®和微芯片板自动和ip核für ASIC和fpga -工作流生成器。Sie können Geschwindigkeit und Fläche optimieren, kritische Pfade hervorheben und vor der Synthese Schätzungen zur resource cennutzung erstellen。HDL Coder sorgt für die Rückverfolgbarkeit zwischen Simulink-Modellen und generiertem Verilog- und VHDL-Code und ermöglicht so die code - verikation für hochintegrierte Anwendungen gemäß DO-254 und anderen标准。
硬件高级设计
Entwerfen Sie Ihr子系统:Wählen Sie aus mehr als 300 HDL-fähigenSimulink-Blocken和MATLAB-Funktionenund fügen SieStateflow之前的,Simscape™模型和深度学习- netzwerke hinzu。Sie können das Hardware-Verhalten Ihres设计simulieren，替代Architekturen untersuchen和syntisierbaren VHDL- oder Verilog-Code mit Festkomma- oder fly ßkomma- datentypen oder einer Kombination aus beiden erzeugen。
Herstellerunabhangige Ausrichtung
Generieren Sie syntisierbaren RTL-Code, der für fpga vonfuhrenden Anbietern乐观主义者，und verwenden Sie ihn auh für asic。Wiederverwendung derselben模型für diePrototyp——和温度测量-Codegenerierung。
Designoptimierung
在硬件建筑和软件设计领域，在软件实现领域，在硬件建筑和软件设计领域。Verwenden Sie Optimierungstechniken bei der合成auf hoher抽象苯乙烯wie资源共享，管道和Verzögerungsausgleich, die siich高效auf bausteinresourcesen wie Logik, dsp和ram abbilden lassen。
FPGA-basierte Bausteine
Generieren Sie rtl代码，der efficient auf赛灵思公司-，英特尔- und Microchip-FPGA- sowieSoC-Bausteinen abgebildet bird。Ordnen Sie Eingänge und Ausgänge mithillife vonHardware-Support-Paketenfür gängige铂金表E/A- und轴-注册表Bausteinebene祖指令定义Sie Ihr特征参考设计。
Anwendungsentwicklung
Entwerfen Sie kommunikationsorithmen mit Subsystemen und Blöcken ausder无线HDL工具箱™， oder entwickeln Sie Streaming-Implementierungen von Bildverarbeitungsalgorithmen mit der视觉HDL工具箱™。Implementierung komplexerMotorsteuerungssystememit geringer Latenzzeit。
Beispiele (Kommunikation，愿景，Motorsteuerung）
Hardware-Entwicklung
Entwickeln Sie算法，die efficient mit Datenströmen arbeiten。Fügen Sie Details der Hardware-Architektur mit HDL-fähigen Simulink-Blöcken, benutzerdefinierten MATLAB-Funktionsblöcken und statflow - diagrammen hinzu。
echtzeit模拟和测试
是的您programmierbare FPGA I/ o模块冯Speedgoatund ähnliche模von Drittanbietern mitHDL工作流顾问模模拟mit仿真软件实时™auf das jeweilige Ziel ab. Nutzen Sie die本机Fließkomma -HDL-Codegenerierung zur Vereinfachung der Arbeitsabläufe für hochpräzises原型。
Fruhzeitige Verifikation
麻省理工学院的民主党高密度脂蛋白校验™stellen Sie sicher, dass Ihr generiertes RTL im Systemkontext wie gewünscht funktioniert。验证通用hdl代码在MATLAB和Simulink测试平台下的Verwendung der联合仿真fuhrenden HDL-Simulatoren。Verwenden Sie fpga -in- loop - tests, um die Implementierung Ihrer Entwicklung aufFPGA-Entwicklungsplatinen祖茂堂uberprufen。
Produktressourcen:
“Simulink erleichtert die Kommunikation zwischen系统架构和硬件环境。这是我们的世界，我们的世界ermöglicht，我们的世界，我们的世界。Simulink和HDL编码格式，unf f die Entwicklung unserer算法和die Optimierung unseres设计mittels模拟zu konzentrieren anstatt auf vhdl -语法和程序规则。”
马塞尔·范·巴克尔飞利浦医疗
Interessiert一个HDL编码器?
您也可以从以下列表中选择一个网站: