Filter Design HDL Coder™提供了为您的过滤器生成的HDL代码生成测试台架的选项。测试台架将生成的输入刺激应用于为过滤器生成的HDL代码。该试验台将HDL滤波器实现的输出与MATLAB中保存的结果向量进行比较^®模拟。您可以配置时钟和重置行为，输入刺激，以及生成的测试台的文件位置。

Filter Design HDL Coder还提供了联合仿真功能，以在Mentor Graphics中运行您的HDL仿真^®ModelSim^®或Cadence Incisive^®，同时与Simulink^®．使用这个特性来验证您的特性的HDL实现是否与系统设计的其他部分一起工作。该特性需要一个HDL Verifier™许可证。