2:04视频长度为2:04。
什么是HDL验证器?
测试和验证Verilog®和硬件描述语言(VHDL)®设计fpga, asic和soc与HDL验证器™。用MATLAB中运行的测试台验证RTL®或仿真软件®使用与HDL模拟器的联合仿真。使用这些与FPGA和SoC开发板相同的测试台来验证硬件中的HDL实现。
HDL Verifier生成SystemVerilog验证模型,用于RTL测试台,包括通用验证方法(UVM)测试台。这些模型在西门子的模拟器中本机运行®,节奏®Synopsys对此®和Xilinx®通过SystemVerilog直接编程接口(DPI)。
HDL Verifier提供了在Xilinx、Intel上调试和测试FPGA实现的工具®,以及Microchip板。您可以使用MATLAB写入和读取内存映射寄存器,以测试硬件上的设计。您可以在设计中插入探针,设置触发条件,将内部信号上传到MATLAB中进行可视化和分析。
相关产品2022世界杯八强谁会赢?
您也可以从以下列表中选择网站:
如何获得最佳的网站性能
选择中国网站(中文或英文)以获得最佳的网站表现。其他MathWorks国家网站没有针对从您的位置访问进行优化。