FPGA, ASIC和SoC开发

自动化您的工作流程——从算法开发到硬件设计和验证

使用MATLAB^®和仿真软件^®开发用于FPGA、ASIC和SoC设备的原型和生产应用程序。使用MATLAB和Simulink，您可以:

四阶段工作流，包括以下阶段:建模和仿真、代码生成、验证和部署。

2022世界杯八强谁会赢？FPGA, ASIC和SoC开发的产品

为FPGA和ASIC设计生成VHDL和Verilog代码

使用HDL模拟器和FPGA板测试和验证Verilog和VHDL

在fpga和soc上构建并部署深度学习网络

设计和实现fpga、asic和soc的5G和LTE通信子系统

为fpga和asic设计图像处理、视频和计算机视觉系统

为fpga、asic和soc设计数字信号处理应用

建模和优化定点和浮点算法

设计、评估和实现SoC硬件和软件架构

使用Simulink模板生成HDL代码(高密度脂蛋白编码器)
使用Simulink模型模板生成HDL代码，以创建高效的硬件设计。
使用模板创建SoC模型(SoC Blockset)
使用Simulink项目模板创建SoC模型。
asic, fpga和soc的无线通信设计(高密度脂蛋白编码器)
通过使用无线HDL工具箱™模块为硬件设计无线通信算法。
FPGA数字下转换器的实现(DSP HDL工具箱)
基于fpga的LTE数字下转换器(DDC)设计
高密度脂蛋白OFDM接收机(无线HDL工具箱)
实现基于ofdm的无线接收机硬件优化。
MATLAB视觉算法到Simulink硬件模型的转换(视觉HDL工具箱)
在Simulink中创建一个以硬件为目标的设计，实现与MATLAB参考设计相同的行为。

开始使用Simulink HDL Cosimulation(高密度脂蛋白校验)
在Simulink®环境中使用Cosimulation Wizard设置HDL Verifier™应用程序。
FPGA-in-the-Loop模拟(高密度脂蛋白校验)
fpga在环(FIL)仿真提供了使用Simulink或MATLAB软件在任何现有HDL代码的真实硬件中测试设计的能力。
数据采集流程(高密度脂蛋白校验)
从FPGA上运行的设计中捕获信号数据。
使用基于jtag的AXI管理器访问FPGA内存(用于Xilinx FPGA板的HDL验证器支持包)
使用基于jtag的AXI管理器访问与FPGA相连的内存。
UVM组件生成概述(高密度脂蛋白校验)
从Simulink模型生成一个通用验证方法(UVM)环境。
生成SystemVerilog DPI组件(高密度脂蛋白校验)
从Simulink生成一个DPI组件，并探索各种配置参数。

基本HDL代码生成工作流程(高密度脂蛋白编码器)
遵循从MATLAB和Simulink算法生成HDL代码和FPGA合成的工作流程。
在Zynq工作流中使用axis - stream接口部署模型(高密度脂蛋白编码器)
使用AXI4-Stream接口在Zynq上的处理器和FPGA之间实现高速数据传输^®硬件。
自定义IP核生成(高密度脂蛋白编码器)
使用HDL Workflow Advisor从模型或算法生成一个自定义IP核。
开始使用HDL工作流命令行界面(高密度脂蛋白编码器)
使用HDL工作流顾问从命令行运行HDL工作流导出到脚本选择。
使用SoC生成器生成设计(用于Xilinx设备的SoC Blockset支持包)
生成SoC设计并在目标硬件板上运行SoC建设者工具。
FPGA和SoC设备上的深度学习网络原型(深度学习HDL工具箱)
加速在固定比特流上运行的自定义深度学习网络的原型设计、部署、设计验证和迭代dlhdl。工作流对象。