Simulink Design Verifier™使用形式化方法来识别模型中隐藏的设计错误。它检测模型中导致整数溢出、死逻辑、数组访问违规和除零的块。它可以正式验证设计是否满足功能需求。对于每个设计错误或需求违反，它生成一个模拟测试用例进行调试。
Simulink Design Verifier为模型覆盖和自定义目标生成测试用例，以扩展现有的基于需求的测试用例。这些测试用例驱动您的模型来满足条件、决策、修改的条件/决策(MCDC)和自定义覆盖目标。除了覆盖目标，您可以指定自定义测试目标来自动生成基于需求的测试用例。
对行业标准的支持可通过IEC认证套件(适用于iso26262及iec61508)及DO资格套件(适用于DO-178及DO-254)。
检测运行时和诊断错误
在运行模拟之前，可以检测运行时和建模错误，包括整数溢出、除零、数组越界、次正常值、浮点错误以及数据有效性错误。
分析缺失的测试覆盖率
增加和扩展现有的手动创建的测试用例，以解决不完整的模型覆盖以及从Simulink调用的生成代码和C/ c++代码的覆盖®block和statflow®图表。
产品资源:
“通过使我们能够快速分析需求，重用以前产品的设计，并消除人工编码错误，基于模型的设计减少了开发时间，并使我们能够缩短时间表，以满足客户的需求。”2022世界杯八强谁会赢？
MyoungSuk Ko, LS Automotive
接下来是什么?
您也可以从以下列表中选择一个网站: