Simulink Design Verifier™使用形式化的方法来识别模型中隐藏的设计错误。它检测模型中导致整数溢出、死逻辑、数组访问违规和除零的块。它可以形式化地验证设计是否满足功能需求。对于每个设计错误或需求违反，它生成一个模拟测试用例进行调试。

Simulink Design Verifier为模型覆盖和自定义目标生成测试用例，以扩展现有的基于需求的测试用例。这些测试用例驱动您的模型来满足条件、决策、修改的条件/决策(MCDC)，以及自定义覆盖目标。除了覆盖目标之外，您还可以指定自定义测试目标来自动生成基于需求的测试用例。

对行业标准的支持可通过IEC认证工具包(适用于ISO 26262及iec61508)及做资格工具包(适用于DO-178和DO-254)。