高密度脂蛋白校验™可以验证硬件描述语言(VHDL)®和Verilog®设计的fpga、asic和出类拔萃。您可以验证RTL与testbenches在MATLAB运行®或仿真软件®用cosimulation西门子®,™或ModelSim™,抑扬顿挫®Xcelium®和Xilinx®Vivado®模拟器。您可以重用这些testbenches与FPGA开发板来验证硬件的实现。
RTL testbenches HDL验证器生成SystemVerilog验证模型和完整的通用验证方法(UVM)环境。这些模型在,上运行,Xcelium和Vivado模拟器以及Synopsys对此®风投公司®通过SystemVerilog直接编程接口(DPI)。
高密度脂蛋白校验提供了调试和测试实现在Xilinx工具,英特尔®从MATLAB,微芯片董事会。你可以插入探针的设计和设置触发条件上传内部信号到MATLAB可视化和分析。
RTL验证
asic或fpga验证HDL代码MATLAB和Simulink testbench通过cosimulation高密度脂蛋白模拟器。生成SystemVerilog testbenches验证环境中使用单元——或者芯片级测试。
FPGA-in-the-Loop
使用MATLAB和Simulink testbenches测试HDL实现FPGA板上执行。你的主机自动连接Xilinx、英特尔和芯片FPGA板在以太网、JTAG或PCI Express®。
产品资源:
“仿真软件允许我们减少时间书写生产UVM测试长椅,测试序列和记分牌约50%,为我们留下更多的时间专注于申请突破创新。我们 asic设计的汽车应用程序依赖UVM生产验证——MATLAB和Simulink简化繁琐的任务为这些设备开发的算法。”
哈立德Chishti,快板微系统
