基于MATLAB和Simulink的IP核生成

半导体知识产权核心——通常被称为一个IP核心-是FPGA、SoC FPGA或ASIC设计的可重用HDL组件。

在fpga和SoC fpga中，IP核充当构建块，您可以使用诸如设计工具集成到完整的实现中Vivado^®IP Integrator和ISE来自Xilinx或来自英特尔的Qsys．在安巴^®AXI互连协议(更广为人知的名字是AXI4)已经成为内存映射和流数据传输的标准协议。

IP核生成的常见工作流生成的IP核符合Xilinx和Intel支持的AXI4接口以及AXI4- lite和AXI4-StreamXilinx协议^®设备。你可以对它们积分定制IP核通过Xilinx Vivado IP Integrator或英特尔的Qsys集成到FPGA或SoC FPGA设计中。

你可以做IP核生成MATLAB^®代码或动态仿真模块^®模型。也可以在IP核生成工作流中使用高密度脂蛋白编码器™具有C/ c++代码生成功能嵌入式编码器^®在一个自动化的硬件软件工作流程针对Xilinx Zynq^®soc和英特尔^®SoC fpga。

有关其他详细信息，请参见高密度脂蛋白编码器™．