主要内容

FPGA, ASIC，およびSoC開発

ワクフロの自動化—アルゴリズムの開発からハドウェアの設計および検証まで

MATLAB®およびSimulink®を使用して、FPGA、ASIC,およびSoCデバイス上に展開するためのプロトタイプおよび量産アプリケーションを開発できます。MATLABおよびSimulinkを使用して，以下を行うことができます。

  • デジタル，アナログ，およびソフトウェアをともに高い抽象度でモデル化およびシミュレ，ションする。

  • 自動ガイダンスを用いて固定小数点に変換したり,任意のターゲットデバイスに対するネイティブ浮動小数点演算を生成したりする。

  • メモリ,バス,およびI / Oをモデル化してハードウェアアーキテクチャおよびソフトウェアアーキテクチャを解析する。

  • デジタルロジックに実装するために，最適化され，可読性に優れた，トレ，ス可能なVHDL®またはVerilog®を生成する。

  • 組み込みプロセッサをタゲットとするプロセッサに最適化済みのc / c++コドを生成する。

  • MATLABまたは仿真软件のテストベンチに接続されたHDLシミュレーター,FPGAまたはSoCデバイスで実行されているアルゴリズムを検証する。

四阶段工作流，包括以下阶段:建模和仿真、代码生成、验证和部署。

トピック

モデル化とシミュレ，ション

検証

  • 开始使用Simulink HDL Cosimulation(高密度脂蛋白校验)
    在Simulink®环境中使用Cosimulation Wizard设置HDL Verifier™应用程序。
  • FPGA-in-the-Loop模拟(高密度脂蛋白校验)
    fpga在环(FIL)仿真提供了使用Simulink或MATLAB软件在任何现有HDL代码的真实硬件中测试设计的能力。HDL代码可以手工编写，也可以由模型子系统软件生成。
  • 数据采集流程(高密度脂蛋白校验)
    从FPGA上运行的设计中捕获信号数据。
  • 使用基于jtag的AXI管理器访问FPGA内存(用于Xilinx FPGA板的HDL验证器支持包)
    使用基于jtag的AXI管理器访问与FPGA相连的内存。在FPGA中，有一个Xilinx®DDR存储器控制器和一个BRAM控制器，分别用于访问DDR存储器和BRAM。这些内存控制器为FPGA中其他组件的写和读操作提供了一个AXI4从属接口。基于jtag的AXI管理器特性提供了一个AXI管理器组件，您可以使用该组件访问FPGA中的任何AXI从属ip。本示例演示如何将AXI Manager IP集成到Xilinx Vivado®项目中，以及如何使用MATLAB®从DDR内存和BRAM中写入和读取数据。本例使用Vivado模拟器模拟设计，然后对FPGA进行编程，并从MATLAB控制台执行写入和读取操作。
  • UVM组件生成概述(高密度脂蛋白校验)
    从Simulink模型生成一个通用验证方法(UVM)环境。
  • 生成SystemVerilog DPI组件(高密度脂蛋白校验)
    从Simulink生成一个DPI组件，并探索各种配置参数。

コ，ドの生成と展開

Baidu
map