架构112G PAM4基于adc的SerDes模型

打开实时脚本

本示例展示了如何使用IEEE 802.3ck规范的发射机和接收机架构模型，使用SerDes Toolbox™库中的库块和自定义块来建模112G PAM4时间交错基于adc的SerDes。作为设计权衡研究的一个例子，探讨了时间交错adc之间的时间不匹配对性能的影响。使用与IBIS-AMI 7.0标准兼容的模型方面来创建IBIS-AMI模型。

概述

在设计基于adc的SerDes时，有许多需要权衡的问题。下面总结了一些设计权衡和由此产生的问题:

ADC的探索

在这个设计中会使用什么类型的ADC ?Flash，二进制/多位搜索，还是SAR(逐次逼近寄存器)?
应该使用什么ADC时间交织因子?并行adc之间的时序、增益、电压偏置和/或带宽不匹配对系统性能有什么影响，并探索不匹配校准算法?
应该使用什么样的全量程?
需要什么样的分辨率/量化/比特数?
量子化应该是均匀的还是非均匀的?
量化噪声对性能的影响是什么?

数字均衡探索

实现所需性能需要多少个FFE开关?
可以执行多少个DFE开关?
需要什么样的DSP分辨率?
数字处理的帧大小或并行度对系统延迟有什么影响?应该使用什么样的解复用器宽度?

时钟恢复

话单带宽要求是多少?应该如何指定循环过滤器?
哪个穆勒-穆勒代价函数最适合应用?

模拟前端

需要多少个CTLE阶段?
CTLE放大噪声如何影响系统性能?
如何缩放信号以利用ADC的线性范围?

本例着重于确定并行adc之间的时间交错时序不匹配的影响。该模型可以作为探索许多其他设计权衡的基础。系统信噪比(信噪比)在有和没有4%的符号时间定时偏移的情况下进行了比较，表明这种损害使系统性能降低了约2.5 dB。

Rx型号说明

接收机模型由带CTLE的模拟前端(AFE)和放大模块组成。在FFE和DFE对DSP进行处理之前，时间交错ADC通过解复用器进一步并行化。波特率CDR控制驱动ADC的VCO。系统性能通过信噪比度量以及输出波形来量化。该模型如下图所示，其中时间交织深度(或ADC的数量)为4,demux大小为64。

打开Simulink®模型ArchitecturalADCBasesSerDes.slx附此示例。

1. png

接收机模拟前端部分地均衡了波形，非常类似于基于COM的ADC IBIS-AMI模型．在这里，第一个块注入输入参考噪声，然后是中带零CTLE，主CTLE和噪声滤波器CTLE块，由IEEE 802.3ck的信道工作余量(COM)指定。VGA对信号进行缩放，以匹配ADC的满量程范围，饱和放大器块强制实现无记忆非线性。

ADC子系统

ADC子系统由自定义ADC、Demux、RxFFE、DFE、鉴相器、环路滤波器和VCO系统对象™模块组成。此外，IBIS-Bridge和IBIS-AMI clock_times块有助于将模型转换为IBIS-AMI模型。

时间交错ADC用于降低全速率ADC的最大速度和延迟要求。下图显示了四个时间交错的adc如何轮流对数据信号进行采样。

在DSP均衡处理之前，对采样信号进行解耦或帧化以降低信号速率。下图说明了8帧的demux宽度如何减缓和并行化数据。模型本身参数化为使用64的demux，但下面仅为说明目的显示8。

接下来，对并行化的信号应用21点FFE，然后是单点DFE和数据决策。波特率鉴相器采用a型穆勒-穆勒鉴相器，其目的是平衡第一个游标前和后样本的ISI，如下图所示:

相位检波器输出由环路滤波器处理，环路滤波器反过来驱动压控振荡器(VCO)或系统的心跳。这个VCO驱动其他块并关闭系统循环。

信噪比计算

对于基于adc的serdes，眼图不像模拟serdes那样信息丰富。相反，信噪比(SNR)计算和垂直眼切片更有助于洞察系统性能。

DFE块计算信噪比如下:

$信噪比＝ 10 {日志}_{10} （ \frac{μ^{2}}{σ^{2}} ）$

在哪里 $μ$ 信号强度和 $σ$ 是噪声强度。如果 $y ［我］$ 为离散均衡采样电压，则对于NRZ，信号和噪声强度定义为:

$μ ＝ \frac{1}{N} \sum_{我＝ 1}^{N} | y ［我］ |$

$σ^{2} ＝ \frac{1}{N} \sum_{我＝ 1}^{N} {（ | y ［我］ | - μ ）}^{2}$

对于PAM4，信号和噪声是根据中间和外部采样符号电压定义的。

$μ_{1} ＝ \frac{1}{N_{1}} \sum_{我＝ 1}^{N_{1}} | y {［我］}_{中间} |$

$μ_{2} ＝ \frac{1}{N_{2}} \sum_{我＝ 1}^{N_{2}} | y {［我］}_{外} |$

$μ^{2} ＝ \frac{（ μ_{1}^{2} + μ_{2}^{2} ）}{2}$

$η_{1} ［我］＝ y {［我］}_{中间} - μ_{1}$

$η_{2} ［我］＝ y {［我］}_{外} - μ_{2}$

$σ^{2} ＝ \frac{1}{N_{1} + N_{2}} \sum_{我} ［ {（ η_{1} ［我］）}^{2} + {（ η_{2} ［我］）}^{2} ］$

垂直的眼切片显示了四个PAM4符号的聚类。

FFE和DFE均衡适应

非常类似于基于COM的ADC IBIS-AMI模型例如，在初始化子系统中基于脉冲响应分析的AMI Init在时间0执行FFE和DFE tap适配。然后将这些优化的tap值传递给Simulink均衡块，并在整个仿真过程中使用。

时间不匹配的影响

如果驱动时间交错adc的几个时钟的相位彼此之间不是等距的，则会发生系统性能下降。虽然这种时间不匹配的大部分可以校准，但了解这种减值对性能的影响是很重要的。RxClock或VCO块有一个参数叫做最大时间不匹配(UI)．该参数在第一个时钟和第二个时钟之间注入相位偏移。虽然这是实际系统行为的一个简单模型，但足以说明其影响。

如果您还没有这样做，请打开Simulink模型ArchitecturalADCBasesSerDes.slx附此示例。

运行模型并观察基线行为。当模拟完成时，模拟数据检查器自动加载记录的信号。

双击Rx Clock/VCO块，将计时不匹配更改为0.04，并重新运行模型。两次运行的结果信噪比可以进行如下比较。这说明了4%的时间不匹配如何降低大约2.5 dB的系统性能。

生成基于adc的SerDes IBIS-AMI模型

本例的最后一部分采用定制的基于adc的SerDes Simulink模型，然后生成一个符合IBIS-AMI的模型，包括模型可执行文件、IBIS和AMI文件。

当前IBIS AMI标准不支持基于adc的SerDes。目前的标准是为基于切片器的SerDes编写的，其中包含一个信号节点，其中可以观察到均衡的信号波形。在基于切片器的SerDes中，这个节点存在于DFE内部，就在决策采样器之前。在该节点上可以观察到连续的模拟波形，其中包括所有上游均衡器(如CTLE)和由于DFE而产生的均衡器的效果，作为轻按加权和反馈先前的决策。基于ADC的SerDes中不存在这样的求和节点，因为系统中有ADC。在实际的基于ADC的SerDes系统中，ADC在采样瞬间通过眼睛进行垂直切片。为了模拟虚拟节点，IBIS-AMI桥接模块根据时间交织因子和demux大小对离散均衡样本进行重组。单个均衡样本在整个IBIS-AMI波形符号时间内保持恒定。

导出IBIS-AMI模型

打开出口选项卡中的SerDes IBIS-AMI管理器对话框。

验证二元模型Tx和Rx AMI模型设置都被选中。这将创建支持统计(Init)和时域(GetWave)分析的模型可执行文件。
设置Tx模型位忽略值到5，因为Tx FFE有3个水龙头。
设置Rx模型忽略值的位到20,000，以便在时域模拟期间有足够的时间让Rx DFE丝锥稳定下来。
集要导出的模型作为包括Tx和Rx以便选择所有要生成的文件(IBIS文件、AMI文件和DLL文件)。
按下出口按钮在Target目录中生成模型。

进一步探索

模型中的adc数量和Demux宽度由MATLAB工作空间变量参数化timeInterleaveDepth而且DemuxSize．它们被设置在模型中PreLoadFcn回调函数，可以更改为其他正整数，作为进一步探索的一部分。可以修改ADC子系统中的系统对象，以探讨在示例的第一个部分中确定的许多设计权衡问题。

参考文献

[1] S. Kiran, S. Cai, Y. Zhu, S. Hoyos和S. Palermo，“基于adc的接收机的数字均衡:数字信号处理在设计基于模数转换器的有线通信接收机中的两个重要作用”，《IEEE微波杂志》，第20卷，第2期。5, pp. 62-79, 2019年5月，doi: 10.1109/ mm .2019.2898025。