通过使用设计错误检测分析来检测模型中的整数溢出错误。Simulink®Design Verifier™识别可能导致整数溢出的模型构造，然后证明在模拟过程中不会发生整数溢出，或者生成演示整数溢出错误的测试用例。

使用Simulink®Design Verifier™属性证明分析发现属性违规。您将安全需求建模为属性，然后根据需求验证设计模型。

生成实现完整模型覆盖的测试用例。默认情况下，Simulink®Design Verifier™用最少的步骤生成满足目标的测试用例。其中一个测试目标是迫使PI控制器中的离散积分器超过其上限。当您在没有约束的情况下运行Simulink Design Verifier时，通过强制速度为500，单步就会超过限制。对速度的约束将测试用例中的值限制在0到100之间。这将迫使测试用例获取多个样本，以超过积分器的限制。