主要内容

SerDes系统基础

现代高速电子系统的特点是提高集成电路(ICs)的数据速度。输入/输出性能一直是限制高速系统整体性能的瓶颈。串行数据传输是在印刷电路板上的计算机芯片之间通过铜线和短、中、长长度光纤快速传输大数据的最有效方式。

因此，许多系统现在聚合和序列化多个输入/输出(I/O)信号，以更高的数据速率在光纤和铜电缆和pcb之间传输，在接收端恢复和反序列化单个信号。这些serde(序列化器/反序列化器)实现使用额外的硅空间来执行高数据速度下可靠信号传输所需的复杂均衡。这种方法有助于在系统级别最大化吞吐量。

SerDes设计是一个复杂的迭代过程，通常从演示设计方法可行性的基线SerDes系统开始。该系统还为串行通道的不同部分和相关的发射机(TX)和接收机(RX)均衡电路建立预算。描述发射机和接收机中每个均衡滤波器的期望行为的数据，然后在与模拟或测量相关的行为模型中进行回注。最后一步是实现训练算法和控制循环，这些算法和控制循环将由芯片在启动过程中执行，并在通道需要重新训练时不时执行。

SerDes系统有六个部分:

  • TX均衡——这将成为发送器的IBIS-AMI dll。

  • TX类比-这成为发射器的模拟模型。它是IBIS TX模型的一部分，并通常由I-V和V-T特征曲线表示.ibs文件。

  • 通道——这成为物理通道的模型，包括TX和RX包模型。

  • RX AnalogOut -这成为接收器的模拟模型。它是RX IBIS模型的一部分，通常用I-V和V-T特征曲线表示.ibs文件。

  • RX均衡——这将成为接收器的IBIS-AMI dll。

  • 训练算法和控制循环——这些成为芯片上的微码，在启动和信道需要重新训练时在芯片内部执行。

相关的话题

Baidu
map