主要内容

滤波器设计HDL编码器

为定点过滤器生成HDL代码

Filter Design HDL Coder™生成可合成的,便携的VHDL®和Verilog®用MATLAB设计的定点滤波器实现代码®在fpga或asic上。它自动创建VHDL和Verilog测试台,用于模拟、测试和验证生成的代码。

开始

学习Filter Design HDL Coder的基础知识

代码生成原理

HDL代码生成启动,语言选择,HDL代码生成脚本

过滤器配置选项

单速率,多速率,级联,其他先进数字滤波器

优化

资源使用率,时钟速度,芯片面积,延迟

定制

文件名和位置,标识符和注释,端口和重置,HDL语言构造

验证

生成HDL测试台架,并与第三方EDA工具协同仿真

综合与工作流自动化

编译、模拟和合成脚本生成

Baidu
map