逻辑分析仪
随着时间的推移,可视化、测量和分析过渡和状态
打开逻辑分析仪App
在“Simulink工具条模拟”选项卡上,单击逻辑分析仪应用按钮。如果该按钮未显示,则展开审查结果应用程序库。您对数据可视化的最新选择是跨Simulink会话保存的。
要可视化引用模型,您必须从引用模型打开Logic Analyzer。您应该在Logic Analyzer工具栏中看到引用模型的名称。
例子
相关的例子
- 使用逻辑分析器检查和测量转换
- 使用逻辑分析仪可视化多个信号
- 部分串行收缩FIR滤波器的实现(DSP HDL工具箱)
- 全并行收缩FIR滤波器实现(DSP HDL工具箱)
- FPGA可编程FIR滤波器(高密度脂蛋白编码器)
- 状态和数据的日志模拟输出(Stateflow)
- 在逻辑分析器中查看状态流状态(Stateflow)
- 配置逻辑分析仪
限制
日志设置
如果启用该配置参数日志数据集数据到文件(模型)时,无法将日志数据流到逻辑分析仪.
标记为使用日志记录的信号
Simulink.sdi.markSignalForStreaming
(模型)或者用一个仪表板范围(模型)不出现在逻辑分析仪.你不能想象数据存储内存(模型)阻塞信号逻辑分析仪如果你设置日志数据存储数据参数。
输入信号的局限性
为日志记录标记的信号逻辑分析仪每个模拟步骤必须少于8000个样本。
的逻辑分析仪不支持基于框架的处理。
对于大于53位的64位整数和定点数字,如果数字大于双精度的最大值,则数字之间的转换可能无法正确显示。
中可能会看到性能下降逻辑分析仪对于大型矩阵(大于500个元素)和具有超过1000个信号的总线。
的逻辑分析仪不支持Stateflow数据输出。
图形化设置
在运行模拟时,不能缩放、平移或修改触发器。
要可视化恒定信号,在设置中,必须设置格式来
数字
.标记为日志记录的常量被可视化为连续的转换。
模式 | 支持 | 笔记和局限性 |
---|---|---|
正常的 |
是的 |
|
加速器 |
是的 |
您不能使用逻辑分析仪将信号可视化模型(模型)块与模拟模式设置为 |
快速的加速器 |
是的 |
数据不可用逻辑分析仪在模拟。 如果模拟模式设置为快速加速器的模型,则在模拟后无法在逻辑分析仪:
|
Processor-in-the-loop(公益诉讼) |
没有 |
|
Software-in-the-loop(银) |
没有 |
|
外部 |
没有 |
有关这些模式的更多信息,请参见加速模式如何工作(模型).
版本历史
介绍了R2016b