Simulink Design Verifier™利用des méthodes formelles pour identifier les errors de Design cachées dans les modèles。Il détecte les blocs du modèle qui entraînent des problèmes de dépassement d'entier, de logique morte, de violation d'accès aux tableaux et de division par zéro。Il peut vérifier de manière formelle que le design répond aux exigence functionnelles。倒校验错误设计等校验紧急非respectée, il génère un cas de test de simulation倒校验débuggage。

Simulink设计验证器génère des cas de test pour la couverture du modèle ainsi que des objectifs personnalisés afin d'étendre les cas de tests existants basés sur les exigences。ce cas de test permettent à votre modèle de remplir les objectifs de condition, de décision, de condition/décision modifiée (MCDC et les objectifs de couverture personnalisés。我们正在进行的工作spécifier我们正在进行的工作personnalisés我们正在进行的工作générer我们正在进行的工作自动化basés我们正在进行的工作。

Le support des normelles est assuré par lIEC认证套件(适用于iso26262及iec61508)等DO资格套件(适用于DO-178及DO-254)