卡索practicos

BAE系统公司实现软件定义无线电开发时间减少80%

挑战

为卫星通信开发军用标准SDR波形

解决方案

使用Simulink和Xilinx System Generator为SDR信号处理链快速设计、调试和自动生成代码

结果

  • 项目开发时间减少80%
  • 更快地发现和消除问题
  • 时钟和接口简化

“一名具有多年VHDL编码经验的工程师使用我们传统的设计流程手工编码一个全功能SDR波形需要645个小时。另一名经验有限的工程师使用Simulink和Xilinx System Generator在不到46小时内完成了相同的项目。”

David Haessig博士,BAE系统公司
定制板采用传统的设计工作流程。

美国军方预计将在未来几年投入超过10亿美元用于软件定义无线电(SDR)技术,以确保部队之间更好的通信和互操作性。为了满足需求,国防承包商正在探索改进的设计方法,以快速开发可通过软件更新重新配置的多模式、多波段和多功能无线设备。

BAE系统公司长期处于SDR技术的前沿,传统上使用的设计流程依赖于VHDL中手工编码fpga®.然而,BAE系统公司最近看到了一个利用MathWorks和Xilinx对基于模型的设计方法进行评估的机会®工具。同时运行两个SDR波形开发工作,他们发现Simulink®Xilinx System Generator大大缩短了开发时间。

BAE系统公司高级技术人员David Haessig博士解释说:“在使用Xilinx System Generator自动生成代码之前,我们使用Simulink在模型中完成了所有的仿真和调试,这更容易和更快。”“结果,我们证明了软件无线电信号处理链的开发时间减少了10比1以上。这确实说明了在SDR应用中提高开发生产的潜力。”

挑战

BAE系统公司的任务是开发一种军事标准(MIL-STD-188-165A)卫星通信波形,用于指挥、控制、通信、计算机、情报、监视和侦察(C4ISR)无线电。同时,BAE系统公司寻求评估一个新的设计流程,以减少开发时间。

该公司将运行两个同时的开发工作—一个使用传统的设计流程,另一个使用基于模型的设计工具。为了确保公平的比较,每项工作都将使用一组等价的核心。同时运行两个项目将使BAE系统公司能够在现实项目中直接评估其现有的基于模型的设计方法。

解决方案

BAE系统公司与Xilinx合作,使用Simulink和Xilinx系统生成器应用基于模型的设计,设计和部署MIL-STD-188 SDR波形的速度是手工编码方法的10倍。

与此同时,拥有超过15年VHDL和软件经验的BAE系统工程师Robert Regis领导了一个使用传统设计流程的独立项目。在这个项目中,Regis根据不同系统工程阶段开发的需求和规范手工编码VHDL。

在涉及基于模型设计的项目中,BAE系统公司的系统工程师Andrew Comba首先在Simulink中开发了SDR发射机和接收机的模型。他通过整合通信工具箱中的块来加速模型开发,包括扰频器、差分编码器、里德-所罗门编码器、矩阵交织器、卷积编码器和正交振幅调制(QAM)调制器。

Comba将Simulink模型交给了Xilinx工程师Sean Gallagher,并附上了波形说明的副本。Gallagher在开始这个项目时并没有什么重要的通信系统经验,他用Xilinx System Generator代替标准的Simulink块,为自动代码生成准备了模型。

Gallagher在使用数据可视化作用域和误码率计对更新后的模型进行模拟和验证后,使用Xilinx System Generator和Xilinx ISE为SDR自动生成VHDL代码,并将其部署到FPGA进行测试。

Haessig指出:“由于使用模型对设计进行了充分模拟和验证,当下载到FPGA时,SDR实现立即工作。”

基于该项目最初努力的成功,BAE系统公司已经开始与MathWorks、弗吉尼亚理工大学、Xilinx和Zeligsoft共同努力,以提高波形的可移植性。该小组正在开发一个接口,使由Simulink Coder™或Xilinx System Generator生成的代码可以直接合并到软件通信体系结构(SCA)无线电中。

结果

  • 项目开发时间减少80%.“使用Simulink和Xilinx System Generator,我们设计和开发了SDR的信号处理链,实现了10比1的开发时间缩短,”Haessig说。“整个项目的时间,包括硬件集成和实验室测试,减少了超过4:1。”

  • 更快地发现和消除问题.通过基于模型的设计,Simulink模型直接连接到生成的代码。这迫使开发者在模型中捕获所有所需的波形细节,”Haessig指出。“因此,错误是在建模阶段的设计流早期发现和删除的,而不是在稍后的VHDL行为测试阶段,这可能是困难和耗时的。”

  • 时钟和接口简化.传统的设计流程要求工程师手工生成所有的时钟定时,并仔细检查波形中每个组件的规格和接口要求。Haessig指出:“使用Simulink和Xilinx System Generator,所有必要的时钟信号都是自动生成的,组件很容易连接,无需研究规格表中有关控制、计时和其他选项的细节。”

2022世界杯八强谁会赢?产品使用

Comparte涂exito

Únete al客户参考计划

Baidu
map