用MATLAB和Simulink生成IP核

用MATLAB和Simulink生成IP核

半导体知识产权核心——通常被称为IP核心-是可重用的HDL组件,用于FPGA、SoC FPGA或ASIC设计。

用MATLAB和Simulink生成IP核

使用AXI4接口生成IP核,将数据写入目标硬件上的IP核。(见细节英特尔而且赛灵思公司

在fpga和SoC fpga中,IP核充当构建块,可以使用设计工具集成到完整的实现中Vivado®IP Integrator和Xilinx的ISE转换频率从英特尔.在安巴®AXI互连协议——更知名的名称是AXI4——已经作为内存映射和流数据传输的标准协议出现。

IP核生成的常见工作流程生成的IP核符合Xilinx和Intel支持的AXI4接口,也符合AXI4- lite和AXI4-Stream协议Xilinx®设备。你可以对它们积分自定义的IP核使用Xilinx Vivado IP Integrator或英特尔的Qsys进行FPGA或SoC FPGA设计。

你可以从MATLAB®代码或动态仿真模块®模型。您也可以使用IP核生成工作流高密度脂蛋白编码器™的C/ c++代码生成功能嵌入式编码器®在自动硬件软件工作流程瞄准Xilinx Zynq®soc和英特尔®SoC fpga。

有关其他详细信息,请参见高密度脂蛋白编码器™



参见:FPGA设计与SoC协同设计嵌入式编码器高密度脂蛋白编码器用Simulink进行电机控制设计Xilinx Zynq支持SimulinkIntel SoC FPGA支持HDL Coder

Baidu
map