主要内容

基于COM的ADC IBIS-AMI模型

打开生活的脚本

这个例子显示了如何创建IEEE 802.3 ck规范ADC-based发射机和接收机IBIS-AMI模型在并行转换器使用图书馆块工具箱™库和自定义块time-agnostic ADC模型。生成的模型符合IBIS-AMI标准。虚拟采样节点,它存在于slicer-based并行转换器系统,但不存在ADC-based并行转换器系统,模拟允许中生成虚拟眼图仿真软件®和IBIS-AMI模拟器评估渠道。

使用MATLAB脚本并行转换器IBIS-AMI模式设置

这个示例使用MATLAB®脚本首先构造一个并行转换器系统代表了ADC的发射机和接收机架构然后出口到一个串并收发器仿真软件模型。在MATLAB命令窗口中输入该命令运行脚本:

buildSerDesADC

并行转换器系统配置了以下属性之前出口到仿真软件。注意,自定义块将函数作为转手到仿真软件定制稍后讨论的应用例子。

配置设置

  • 符号时间设置为18.8235 ps,由于最大允许802.3 ck操作数据速率是106.25 gb / s。

  • 系统设置为1的军医。

  • 每个符号样本设置为32。

  • 调制将PAM4。

  • 信号将微分。

发射机模型设置

  • Tx FFE块设置3 pre-tap和1 post-tap包括5利用权重。

  • Tx VGA块用于控制发射振幅。

  • Tx AnalogOut模型是这样设置的电压是1 v,上升时间6.161 ps,R(输出电阻)是50欧姆,C根据802.3(电容)是5 ff ck规范。

通道模型设置

  • 频道损失被设置为15分贝。

  • 目标频率奈奎斯特频率设置。

  • 差分阻抗保存在默认的100欧姆。

接收器模型设置

  • Rx AnalogIn模型是这样设置的R(输入电阻)是50欧姆C根据802.3(电容)是5 fF ck规范。

  • 高斯噪声自定义块注入噪声时域波形。

  • 一连串的3 Rx CTLE块设置为7日21日和1分别配置。的GPZ(获得极零)每个来源于传递函数矩阵数据在802.3 ck行为CTLE规范。

  • Rx VGA自定义块适用于改编。

  • 适用于无记忆非线性饱和放大器的块。

  • ADC自定义块对时域信号。

  • Rx FFE定制有21水龙头(3-pre和17-postcursor水龙头)的权重将自动计算在全球适应Rx。

  • Rx DFECDR块建立一个教育部水龙头。DFE利用有限振幅+ / - 0.5 v。

ADC-Based并行转换器Tx / Rx IBIS-AMI模型在仿真软件设置

这个例子的第二部分采用了并行转换器系统导出所需的脚本和定制一个ADC-based并行转换器在仿真软件。

回顾仿真软件模型设置

并行转换器系统出口到仿真软件由配置、刺激,Tx,模拟通道和Rx块。

tx_rx_top_level.png

推动内部Tx子系统。

tx.png

推动内部Rx子系统。

rx_v2.png

自定义模型ADC-Based并行转换器

导出的模型的并行转换器应用需要首先定义代表一个ADC-based并行转换器Rx通过定制附加Rx和修改Rx Init块代码块。

配置输入称为Rx噪声块

噪音Rx子系统可以在输出中,模仿或输入。输入参考噪声来源是由随后的均衡阶段(CTLE & FFE),从而更好地反映了噪声是由真正的系统。另一方面,输出称为噪音是没有形状的,和不捕获CTLE改变设置,FFE如何影响噪音。

rx_noise_so_select_v2.png

  • 系统对象的面具,配置时间,象征取样间隔,调制与系统变量。

rx_noise_mask.png

  • 创建一个IBIS-AMI经理IBIS-AMI参数噪声块命名NoisePSD使用如图所示的属性。价值8.2 e-9来自COM标准。看到管理AMI参数。

rx_noise_ami_parameter_v2.png

  • 连接生成常数块噪声输入端口。

rx_noise_so_hookup_v3.png

配置VGA块

  • 陷入直通块VGA命名。

  • 现有的系统对象并行转换器。VGA系统对象包含在并行转换器工具箱。

  • 系统对象的面具,关闭端口模式迫使块上。

rx_vga_mask.png

  • 创建一个VGA块IBIS-AMI经理IBIS-AMI参数命名获得使用如图所示的属性。

rx_vga_ami_parameter_v2.png

  • 连接生成数据存储读取输入端口。删除数据存储,因为它将未使用的,因为写的价值只有在Init和时域不更新。

rx_vga_so_hookup.png

VGA适应

VGA适应很简单,所需的增益计算在Init目标脉冲幅度的比值与输入脉冲响应的最大峰值。然而,所需的VGA获得不同CTLE设置可能会有所不同,因此,VGA获得需要评估在每个迭代之前描述的通用算法。

ADC配置块

使用的ADC模型是一个time-agnostic ADC,这意味着每个点的模拟是量子化的,而不仅仅是在采样时刻。然而,教育部和时钟恢复仍将只使用ADC样品采样时刻。time-agnostic ADC允许一代的一个等价的波形在DFE求和节点:允许一个信号眼图的建设代表高度和宽度。

  • 陷入直通块名叫ADC

  • 现有的系统对象ADC。m系统对象的示例目录。

  • 系统对象的面具,配置时间,象征取样间隔,调制与系统变量。

rx_adc.png

配置Rx FFE

  • 陷入直通块Rx_FFE命名

  • 现有的系统对象并行转换器。固定资产系统对象包含在并行转换器工具箱。

  • 在主标签系统对象的面具,关闭端口模式和关掉水龙头正常化。在高级选项卡中,配置时间和象征取样间隔与系统变量。

rx_ffe_mask.png

  • 创建IBIS-AMI丝锥结构管理器与3 msn Rx_FFE块的水龙头,17后光标水龙头,照片的属性。

[0 (1、3)1 0 (17)]

rx_ffe_ami_parameter_v2.png

  • 连接生成数据存储读取利用权重输入端口。删除数据存储写成它将未使用的。

rx_ffe_so_hookup.png

企业适应

Rx FFE运行ADC采样数据,而不是一个连续波形。然而,在统计适应,它假定所有的波形点,即使在数据样本之间,是可用的。Rx企业只有适应自定义用户初始化代码;适应由adaptFFE函数提供协助。Rx FFE适应目标是驱动输出脉冲响应,给定一个输入脉冲响应,这样前后光标样本数据驱动为零。这并不意味着脉冲响应将光标点以外的零。相反,就像一个同步波形,三军情报局只是驱动数据采样点为零。

Rx FFE作用于抽样数据,在适应过程中,第一步在adaptFFE假设数据采样输入脉冲响应的阶段。使用的方法是贪婪的假设我们可以强制采样,光标落在输入脉冲的峰值响应。

Rx FFE, Rx子系统,紧随其后的是1-tap DFE, Rx固定资产不需要零力1日邮报游标。相反,Rx FFE需要确保第一post-cursor属于均衡1-tap DFE的范围。注意,如果一篇Rx教育部是不习惯,那么目标将是所有预处理和ISI post-cursor不受力。

鉴于现在采样输入脉冲响应,目标是找到一个驱动器的滤波器响应和post-cursor样本数据为零,或在1日邮报光标样本DFE的范围。解决这个优化问题非常密切相关的一组线性方程,我们需要找到一个矩阵的逆。这个矩阵需要倒一个矩阵是由圆转输入采样脉冲响应。这倒矩阵乘以所需的输出目标脉冲响应:(0,0,0,1,bmax, 0, 0…] 3-tap前体Rx固定资产的情况下,1表示光标位置和bmax表示DFE的最大范围。所需的Rx FFE冷杉滤波器系数的乘积的倒置,圆了输入脉冲响应矩阵和所需的输出脉冲响应。

DFECDR适应

DFECDR适应遵循Rx FFE适应。DFECDR是标准块的并行转换器工具箱,请参阅DFECDR块的在线文档。

这个例子使用一个亚历山大(继电器式控制)相位侦测器,而不是一个波特率相位侦测器通常用于ADC-based并行转换器系统。这个造型选择简化了的例子,波特率相位侦测器将与适应融合交互。的ADC-based并行转换器系统需要应对CDR锁点之间的交互和Rx FFE & DFE适应。

定制Rx子系统初始化代码块

在这个例子中,Rx子系统执行适应在统计领域:包括CTLE的互相适应,固定资产,价值实现最好的方方面面考虑到通道和Tx FFE设置使用。CTLE和固定资产的优化设置将保持固定在时域模拟,而教育部和CDR继续适应在时域仿真。

refresh_init_v2.png

修改自定义用户的初始化代码区域提供的代码示例。看到使用脉冲响应全球适应接收机组件提高并行转换器的性能指标。

  • 单击Refresh Init的面具对话框更新代码基于前面的步骤。

  • 单击Show Init的面具对话框打开初始化代码。

  • 复制代码adcInitCustomUserCode.m在示例目录。

编辑adcInitCustomUserCode.m

  • 将复制的代码粘贴在自定义用户代码区域的结束。确保AMI参数自定义用户的顶部区域保留。不修改代码之外的用户自定义区域。

custom_user_code_v3.png

统计适应算法

统计适应算法过程的脉冲响应虽然每个Rx子系统模块,和措施产生的脉冲响应品质因数。因为这是一个ADC-based系统,使用的品质因数是信噪比(信噪比),那里的噪音词还包括残余预处理和post-cursor ISI。

一般来说,统计处方适应将进行如下:

  • 一个初始CTLE设置被选中

  • VGA设置选择的脉冲幅度落在目标范围内

  • Rx FFE ISI自动调整,以便在数据采样点最小化。

  • DFE适应消除post-cursor ISI。

  • 信噪比的数据采样点进行求值。

  • 重复以上步骤为每个可能的CTLE设定,跟踪信噪比为每个设置值。选择设置最高的信噪比随着全球适应点。

运行仿真软件模型

  • 访问刺激块面具对话框和符号数量更改为4000。

  • 访问的导出选项卡IBIS-AMI经理和更新Rx忽略位2000。这和前面的修改将确保时域适应有充足的时间来收敛。更多的符号和忽略时间会产生更现实的结果。

  • 运行模型模拟ADC-based并行转换器系统。

sim_eye_v2.png

sim_results_v3.png

更新ADC量化

在示例中ADC量化设置为6 b,默认情况下。试着改变ADC量化到一个较低的数额,观察时域的眼睛形状是影响ADC精度降低。

生成ADC-Based并行转换器IBIS-AMI模型

这个例子的最后一部分需要定制的ADC-based并行转换器仿真软件模型,然后生成一个IBIS-AMI兼容模式:包括模型可执行文件,宜必思和AMI文件。

当前宜必思AMI标准没有原生支持ADC-based并行转换器。目前的标准是写给slicer-based并行转换器,它包含一个信号节点在平衡的信号波形。在slicer-based并行转换器DFE内这个节点的存在,之前决定取样器。连续模拟波形是可观测节点,其中包括所有上游均衡器的效果(比如CTLE)和均衡由于教育部,利用加权和反馈之前决定。这样一个求和节点中不存在一个ADC-based并行转换器,由于ADC的系统。在实际ADC-based并行转换器系统ADC证明一个垂直部分虽然在采样时刻的眼睛。模拟一个虚拟节点,使用的是time-agnostic ADC。这种ADC量化每个点的模拟波形仿真时间步的速度:即1 / fB / SPS, SPS是每个符号样本的数量,和fB是波特率。Rx FFE也处理输入信号连续波形,而不是作为样本。然而,Rx FFE适用单一利用值SPS-simulation时间步。 The DFE is the stock DFE from the SerDes Toolbox and is written for slicer based SerDes. This signal chain allows for the signal integrity simulator to be able to observe a virtual eye in an ADC-based system.

出口IBIS-AMI模型

打开出口选项卡中并行转换器IBIS-AMI管理器对话框。

  • 验证二元模型被选中为Tx和Rx AMI模型设置。这将创建模型可执行文件,同时支持统计(Init)和时域(GetWave)分析。

  • 设置Tx模型忽略价值5因为有三个Tx FFE水龙头。

  • 设置Rx模型忽略价值20000年允许足够的时间Rx DFE水龙头在时域仿真来解决。

  • 集模型出口作为Tx和Rx这样选择的所有文件生成(AMI宜必思文件,文件和DLL文件)。

  • 按下出口按钮来生成模型在目标目录中。

另请参阅

||||

相关的话题

Baidu
map