DSP HDL工具箱

为fpga、asic和soc设计数字信号处理应用程序

申请试用

要求报价

DSP HDL工具箱™提供预验证，硬件就绪的Simulink^®用于开发信号处理应用程序的块和子系统，如无线、雷达、音频和传感器处理。它包括MATLAB接口的模板^®和Simulink以及参考示例。

使用工具箱，您可以建模、探索和模拟DSP算法的硬件架构选项。IP块支持串行和并行处理的实现，因此您可以探索资源使用、功率和每秒千兆采样(GSPS)吞吐量性能之间的设计空间。

工具箱算法允许您在VHDL中生成可读、可合成的代码^®和Verilog^®(与HDL Coder™)。您还可以从使用这些算法的设计中生成SystemVerilog DPI验证组件(使用HDL Verifier™)。

从一系列经过硬件验证的优化库块中选择，在硬件上实现DSP滤波器和转换。

通过简单地更改输入数据并行度和指定受支持的体系结构，探索每秒千兆位采样(GSPS)速率下的吞吐量选项。

探索使用内置块参数进行各种可配置体系结构选择的串行和并行设计权衡选项，例如功率、吞吐量和资源使用。

在fpga和soc上建模、模拟和部署雷达、无线和其他需要高速处理的实际应用程序。

一起使用经过硬件验证的块高密度脂蛋白编码器加速应用程序的开发，以便在任何FPGA平台上进行原型设计。

与高密度脂蛋白验证器，验证您生成的HDL运行在受支持的EDA模拟器或FPGA开发工具包上，并连接到您的MATLAB或Simulink测试环境。

文档代码示例视频需求发布说明

申请试用要求报价

免费的教程

释放了