Filter design HDL Coder的设计条目输入是一个量化的过滤器，您可以通过以下两种方式之一创建:

• 利用DSP系统工具箱对滤波器进行设计和量化
• 设计滤波器信号处理工具箱然后量化它DSP系统工具箱

Filter Design HDL Coder支持几个重要的过滤器结构，包括:

离散时间有限脉冲响应，包括对称结构、反对称结构和转置结构

二阶分段(SOS)无限脉冲响应(IIR)，包括直接形式I、II和转置结构

多重速率的过滤器其中包括级联积分器-梳式(CIC)插补器和抽取器、直接式FIR和转置式FIR多相插补器和抽取器、FIR保持器和线性插补器以及FIR多相采样速率转换器结构

分数延迟滤波器，其中包括法罗结构

过滤器设计HDL Coder可以从级联多速率和离散时间滤波器生成HDL代码。这些单速率和多速率过滤器结构都支持定点和浮点(双精度)实现。此外，FIR结构支持无符号不动点系数。

您可以从Filter Designer应用程序或Filter Builder应用程序为固定点过滤器生成VHDL或Verilog代码。当从任一应用程序生成HDL代码时，您可以设置HDL生成选项来指定实现架构，选择端口数据类型，插入管道寄存器等。其他选项允许您为过滤器HDL设计生成和配置测试平台。

您可以生成一个VHDL或Verilog测试平台来模拟和测试生成的HDL代码。此外,与高密度脂蛋白校验™，可以生成一个动态仿真模块^®cosimulation块将在Simulink中运行的行为过滤器模型和测试连接到在Cadence中运行的生成HDL^®敏锐的^®和Xcelium™模拟器，或Mentor^®ModelSim^®和,^®模拟器。协同仿真简化了过滤器设计的验证，使您能够直接比较生成的HDL代码的结果和在Simulink中运行的行为过滤器模型的结果。这种集成允许您应用MATLAB和Simulink的高级分析和可视化功能来测试、调试和验证过滤器设计的HDL实现。