深度学习HDL工具箱™提供了基于FPGA SoC的深度学习原型实现。Fornisce比特流预先定义程序varietà di reti di深度学习su dispositivi SoC e FPGA Intel®e Xilinx®supportati。在深度学习的过程中,所有的方法都是正确的,所有的方法都是正确的,所有的方法都是正确的。
深度学习HDL工具箱同意di personalizzare l 'implementazione硬件della propria rete di深度学习e di generare codice Verilog®e硬件描述语言(VHDL)®便携式可编程可分配FPGA (con HDL Coder™e Simulink®).
Inizia奥拉:
编译分发
深度学习过程的解析解析。分配所有的可编程门可编程门可编程门可编程门可编程门可编程门。
比特流预先定义
Prototipa la tua rete senza la programmazione FPGA utilitzzando i bitstream disponibili per i kit di sviluppo FPGA più diffusi。
在分配的过程中,你会发现
Inizia utilzzando深度学习工具箱每progettare, addestrare e analizzare la tua rete di深度学习每attività来il rilevamento o la classificazione di oggetti。È可能的重要因素,在结构上的分层或分层。
Distribuzione della rete all 'FPGA
你的力量,你的力量,你的力量部署
每个程序的fpga con il处理器深度学习接口以太网和JTAG。Quindi,用我的同伴编译
根据fpga的一般程序设计。
基于FPGA的所有内部程序应用MATLAB
MATLAB中的Esegui l 'intera application®,压缩测试台,算法的预处理和后加工和深度学习的basata su FPGA。ununico commando MATLAB,预测
, esegue l 'inferenza sull 'FPGA e恢复我的评估内空间的lavoro MATLAB。
Profilazione dell 'inferenza FPGA
Misura la latenza a livello di layer mentre esegui le prevision sull 'FPGA per relevare最终colli di bottiglia pre - staziona。
我爱你,我爱你
利用深度学习工具箱。在此基础上,利用深度网络设计器在aggiungere e rimuoverlayer创建新学院。
Quantizzazione del深度学习
在深度学习中,我们使用了一种全新的方法。对模型量化库的支持。
configuration azione个性化处理深度学习
具体的opzioni dell 'architettura硬件每l '实现的处理器di深度学习,来一个数字di线程并行的一个量纲massima dei层。
Generazione di RTL sinintetizzabile
utilzza HDL Coder每generare RTL可操作的dal处理深度学习每l ' utilzzo在una varietà di dispositivi e工作流di implementazione。Riutilizza lo stesso processore di deep learning per la distribuzione nell 'ambito della produzione e della prototiazione。
Generazione di core IP per l 'integrazione
Quando HDL Coder属RTL dal processing di deep learning,属uncore IP con interface AXI standard per l 'integrazione nel tuo progetto SoC di riferimento。